半導体装置
【課題】冷却効率を向上させることができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、裏面に複数の凹部１６を有するシリコン基板１１と、この基板１１の表面上に形成された半導体層１２と、半導体層１２の表面上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、ドレイン電極１３とソース電極１４との間の半導体層１２上に形成されたゲート電極１５と、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成された裏面金属１７と、を具備する。
【解決手段】実施形態に係る半導体装置１０は、裏面に複数の凹部１６を有するシリコン基板１１と、この基板１１の表面上に形成された半導体層１２と、半導体層１２の表面上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、ドレイン電極１３とソース電極１４との間の半導体層１２上に形成されたゲート電極１５と、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成された裏面金属１７と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
パッケージ内に搭載されて使用される従来の半導体装置において、半導体装置から発生した熱は、装置の基板の平坦な裏面に設けられた接地用の裏面金属を介してパッケージに伝達され、パッケージから外部に放熱される。
【０００３】
従来の半導体装置において、装置から発生する熱をパッケージ外部に効率的に伝達して半導体装置を冷却することは、装置の特性を安定化させるために重要である。特に、ＧａＮ系の材料を用いて形成された電界効果トランジスタ（以下、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と称する。）は、例えばＧａＡｓ系の材料を用いて形成されたＦＥＴと比較して、高バイアスを印加することができ、高電力を出力することができる。しかし、高バイアスを印加すると、装置の温度は高くなり、装置の特性（例えば出力特性等）が不安定になるため、特にＧａＮ系の半導体装置においては、装置を効率よく冷却することが望まれる。
【０００４】
半導体装置を冷却する手段として、半導体装置にヒートシンクを接続すると同時に、ヒートシンクに装置を冷却する冷却素子を取り付ける手段が一般に知られている。しかし、この手段は、半導体装置にヒートシンク、および冷却素子を取り付けるため、これらを含めた半導体装置が大型化する問題がある。
【０００５】
また、半導体装置を冷却する他の手段として、半導体装置が搭載されるパッケージを、熱伝導性に優れた構成に加工する手段も一般に知られている。しかし、熱伝導性に優れたパッケージを形成すると、パッケージにかかるコストが増す。
【０００６】
このように、半導体装置を冷却する多くの手段が知られているが、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることが期待される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２３９０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本実施形態は、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、冷却効率を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態に係る半導体装置は、裏面に複数の凹部を有する基板と、この基板の表面上に形成された半導体層と、半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、を具備する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置を示す縦断面図である。
【図２】図１の半導体装置の裏面図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示す図であって、装置の裏面にフォトレジスト層を形成する工程を示す縦断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す図であって、シリコン基板の裏面に複数の凹部を形成する工程を示す縦断面図である。
【図５】第１の実施形態に係る半導体装置の製造方法を示す図であって、装置の裏面に裏面金属を形成する工程を示す縦断面図である。
【図６】第２の実施形態に係る半導体装置を示すための、図２に相当する装置の裏面図である。
【発明を実施するための形態】
【００１１】
以下に、本実施の形態に係る半導体装置および半導体装置の製造方法について、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す縦断面図である。図１に示す半導体装置１０は、ＧａＮ系の半導体装置である。すなわち、図１に示す半導体装置１０は、例えばシリコンからなる基板１１上に、ＧａＮ系の材料からなる半導体層１２が形成され、半導体層１２上に、ドレイン電極１３、ソース電極１４、およびゲート電極１５が形成されたものである。
【００１３】
半導体層１２は、例えばＧａＮからなるバッファ層１２ａ、ＡｌＧａＮ層１２ｂがこの順で積層された層である。
【００１４】
ドレイン電極１３、およびソース電極１４は、それぞれＡｌＧａＮ層１２ｂとオーミック接触しており、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）がこの順で積層された後、合金化されたものである。
【００１５】
ゲート電極１５は、ドレイン電極１３とソース電極１４との間のＡｌＧａＮ層１２ｂとショットキー接合しており、例えばニッケル（Ｎｉ）、金（Ａｕ）がこの順で積層された後、合金化されたものである。
【００１６】
シリコン基板１１の裏面には、複数の凹部１６が形成されている。複数の凹部１６は、互いに等間隔に形成されることが好ましい。
【００１７】
また、複数の凹部１６は、深く形成されるほど好ましい。しかし、複数の凹部１６を深くするほど、シリコン基板１１の機械的な強度が劣化する。従って、複数の凹部１６は、シリコン基板１１が所望の機械的強度を有する程度に、深く形成することが好ましい。
【００１８】
図２は、図１の半導体装置１０の裏面図である。なお、図２において、後述する裏面金属は省略している。図２に示すように、各凹部１６は帯状である。なお、帯状の複数の凹部１６は、シリコン基板１１の裏面に、互いに平行、かつ互いに等間隔に配列形成されることが好ましい。
【００１９】
図１に示すように、複数の凹部１６が設けられたシリコン基板１１の裏面には、裏面金属１７が形成されている。裏面金属１７は、半導体装置１０の接地用金属であると同時に、装置１０の放熱板として作用するものであり、例えば金からなる。裏面金属１７は、例えば半導体装置１０のソース電極１４に、シリコン基板１１、および半導体層１２を貫通する貫通電極（図示せず）を介して互いに接続される。この裏面金属１７は、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成される。
【００２０】
図１に示すように、この半導体装置１０は、パッケージの一部を構成するベース板９上に搭載されて使用される。なお、ベース板９は接地されており、このベース板９に裏面金属１７が接触することにより、裏面金属１７も接地される。
【００２１】
ベース板９に半導体装置１０が搭載された際、半導体装置１０で発生した熱は、裏面金属１７、ベース板９の順に伝達され、ベース板９からパッケージ外部に放熱される。従って、裏面金属１７、およびベース板９は、金等の熱伝導性に優れた材料により形成されることが好ましい。
【００２２】
次に、図１に示す半導体装置１０の製造方法について、図３乃至図５を参照して説明する。図３乃至図５は、本実施形態に係る半導体装置の製造方法を説明するための、図１に相当する断面図である。
【００２３】
まず、図３に示すように、シリコン基板１１上にＧａＮバッファ層１２ａ、ＡｌＧａＮ層１２ｂがこの順で積層されるとともに、ＡｌＧａＮ層１２ｂ上に、ドレイン電極１３、ソース電極１４、およびゲート電極１５が形成された半導体装置の裏面（シリコン基板１１の裏面）上に、ストライプ状の開口部を有するレジスト層１８を形成する。
【００２４】
次に、図４に示すように、レジスト層１８を介して、シリコン基板１１の裏面をエッチングする。このエッチング工程により、シリコン基板１１の裏面に複数の帯状の凹部１６が形成される。
【００２５】
複数の凹部１６が形成されたシリコン基板１１の裏面上からレジスト層１８を除去した後、図５に示すように、複数の凹部１６内を含むシリコン基板１１の裏面全体に、金属蒸着によって、裏面金属１７を形成する。
【００２６】
以上の工程を経て、図１に示される半導体装置１０が製造される。なお、図３乃至図５に示される工程は、ＧａＮ層１２ａ、ＡｌＧａＮ層１２ｂ、および各種電極１３、１４、１５が形成される前のシリコン基板１１の裏面に対して行われてもよい。
【００２７】
以上に説明した本実施形態に係る半導体装置１０によれば、シリコン基板１１の裏面に複数の凹部１６が形成されるため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属１７とシリコン基板１１との接触面積を増加させることができる。
【００２８】
ここで、一般に、物体Ｘと物体Ｙとを接触させ、物体Ｘの熱を、物体Ｙを介して放熱し、物体Ｘを冷却するときの冷却効率（ｄＱ／ｄｔ）は、以下の式１のように表現される。
【００２９】
ｄＱ／ｄｔ＝−ｈ×Ａ×ΔＴ（ｔ） ・・・（式１）
なお、式１において、Ｑは熱量、ｈは物体Ｙの熱伝導率、Ａは物体Ｘと物体Ｙとの接触面積、ΔＴ（ｔ）は物体Ｘと物体Ｙとの温度差を示す。
【００３０】
式１から、互いに接触する２物体（物体Ｘおよび物体Ｙ）の接触面積が広いほど、冷却効率（ｄＱ／ｄｔ）が高くなることがわかる。
【００３１】
上述の半導体装置１０において、裏面金属１７とシリコン基板１１との接触面積は、シリコン基板の裏面が平坦な従来の半導体装置より広い。従って、式１から明らかなように、シリコン基板の裏面が平坦な従来の半導体装置より、冷却効率が向上する。
【００３２】
なお、上述の半導体装置１０は、装置１０の冷却効率が従来より向上するため、熱伝導性に優れるようにパッケージを加工する必要はなく、また、ヒートシンク等を取り付ける必要もない。
【００３３】
従って、本実施形態に係る半導体装置１０によれば、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
【００３４】
さらに、本実施形態に係る半導体装置１０において、複数の凹部１６を、互いに平行、かつ等間隔に配列形成することにより、装置１０の冷却効果を、均一にすることができる。従って、装置１０の内部において温度ムラが生ずることを抑制することができる。
【００３５】
また、本実施形態に係る半導体装置１０は、裏面金属１７が凹部１６の内部を埋めるように形成されているため、装置１０で発生した熱を裏面金属１７に、直接伝えることができる。
【００３６】
これに対して、凹部が埋まらないように（凹部内に空間が形成されるように）裏面金属を形成した場合、凹部と裏面金属との間の空間に熱が一旦留まり、留まった熱が、裏面金属を介して放熱される。
【００３７】
従って、本実施形態に係る半導体装置１０は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
【００３８】
なお、凹部が埋まらないように裏面金属が形成された半導体装置を、本実施形態に係る半導体装置１０と同程度の時間で冷却するためには、空間に留まった熱を空間から除去するために、半導体装置が実装されるパッケージ内に、凹部内の空間の気体を、空間外に流動させるための機構を設ける必要がある。この場合、パッケージのコストが増す問題がある。
【００３９】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置を示すための、図２に相当する装置の裏面図である。図６に示すように、第２の実施形態に係る半導体装置２０は、第１の実施形態に係る半導体装置１０と比較して、複数の凹部２１の形状が異なる。
【００４０】
第２の実施形態に係る半導体装置２０において、複数の凹部２１はそれぞれ箱状であって、これらがシリコン基板１１の裏面に、格子状に配列形成されている。そして、裏面金属１７は、格子状に配列形成された複数の凹部２１の内部を含むシリコン基板１１の裏面全体に形成される。
【００４１】
なお、図６に示すように、複数の凹部２１は、シリコン基板１１の裏面に、均一な配列密度で形成されることが好ましい。
【００４２】
複数の箱状の凹部２１を格子状に形成することにより、第１の実施形態に係る半導体装置１０と比較して、シリコン基板１１と裏面金属１７との接触面積を、さらに広くすることができる。
【００４３】
以上に説明した第２の実施形態に係る半導体装置２０であっても、シリコン基板１１の裏面に複数の凹部２１が形成されたため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属１７とシリコン基板１１との接触面積を増加させることができる。従って、第１の実施形態に係る半導体装置１０と同様の理由により、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
【００４４】
さらに、第２の実施形態に係る半導体装置２０によれば、帯状の凹部１６を有する半導体装置１０と比較して、裏面金属１７とシリコン基板１１との接触面積がさらに広がっているため、装置２０の冷却効率をさらに向上させることができる。
【００４５】
また、本実施形態に係る半導体装置２０において、複数の箱状の凹部２１を、この配列密度が均一になるように形成することにより、装置２０の冷却効率を、均一にすることができる。従って、装置２０の内部において温度ムラが生ずることを抑制することができる。
【００４６】
また、本実施形態に係る半導体装置２０は、裏面金属が凹部の内部を埋めるように形成されているため、装置２０に発生した熱を裏面金属１７に、直接伝えることができる。従って、本実施形態に係る半導体装置２０は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
【００４７】
以上に、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００４８】
例えば、複数の凹部１６、２１の形状は、上述の各実施形態に限定されるものではない。従って、各凹部１６、２１の縦断面における形状は、凹部１６、２１の側面がシリコン基板１１の表面に対して垂直な形状であってもよいし、凹部１６、２１の側面がシリコン基板１１の表面に対して斜めである形状（テーパ形状）であってもよい。さらに各凹部１６、２１の横断面における形状は、例えば円形であってもよい。
【００４９】
また、複数の凹部１６、２１の配置は、上述の各実施形態に限定されるものではない。従って、複数の帯状の凹部１６は、互いに平行でなくともよいし、また、複数の凹部２１は、格子状に配列されなくともよい。
【００５０】
また、複数の凹部１６、２１が形成される半導体装置は、上述の各実施形態に限定されるものではない。従って、複数の凹部１６、２１は、例えばＧａＮ系以外の半導体装置に対しても、同様に適用可能である。しかし、ＧａＮ系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高バイアスを印加することができ、高電力を出力することができる。従って、ＧａＮ系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高温になりやすい。従って、複数の凹部１６、２１を、ＧａＮ系の材料からなる半導体装置に適用すれば、より効果的である。
【符号の説明】
【００５１】
９・・・ベース板
１０、２０・・・半導体装置
１１・・・シリコン基板
１２・・・半導体層
１２ａ・・・ＧａＮバッファ層
１２ｂ・・・ＡｌＧａＮ層
１３・・・ドレイン電極
１４・・・ソース電極
１５・・・ゲート電極
１６、２１・・・凹部
１７・・・裏面金属
１８・・・レジスト層
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
パッケージ内に搭載されて使用される従来の半導体装置において、半導体装置から発生した熱は、装置の基板の平坦な裏面に設けられた接地用の裏面金属を介してパッケージに伝達され、パッケージから外部に放熱される。
【０００３】
従来の半導体装置において、装置から発生する熱をパッケージ外部に効率的に伝達して半導体装置を冷却することは、装置の特性を安定化させるために重要である。特に、ＧａＮ系の材料を用いて形成された電界効果トランジスタ（以下、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と称する。）は、例えばＧａＡｓ系の材料を用いて形成されたＦＥＴと比較して、高バイアスを印加することができ、高電力を出力することができる。しかし、高バイアスを印加すると、装置の温度は高くなり、装置の特性（例えば出力特性等）が不安定になるため、特にＧａＮ系の半導体装置においては、装置を効率よく冷却することが望まれる。
【０００４】
半導体装置を冷却する手段として、半導体装置にヒートシンクを接続すると同時に、ヒートシンクに装置を冷却する冷却素子を取り付ける手段が一般に知られている。しかし、この手段は、半導体装置にヒートシンク、および冷却素子を取り付けるため、これらを含めた半導体装置が大型化する問題がある。
【０００５】
また、半導体装置を冷却する他の手段として、半導体装置が搭載されるパッケージを、熱伝導性に優れた構成に加工する手段も一般に知られている。しかし、熱伝導性に優れたパッケージを形成すると、パッケージにかかるコストが増す。
【０００６】
このように、半導体装置を冷却する多くの手段が知られているが、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることが期待される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２３９０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本実施形態は、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、冷却効率を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態に係る半導体装置は、裏面に複数の凹部を有する基板と、この基板の表面上に形成された半導体層と、半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、を具備する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置を示す縦断面図である。
【図２】図１の半導体装置の裏面図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示す図であって、装置の裏面にフォトレジスト層を形成する工程を示す縦断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す図であって、シリコン基板の裏面に複数の凹部を形成する工程を示す縦断面図である。
【図５】第１の実施形態に係る半導体装置の製造方法を示す図であって、装置の裏面に裏面金属を形成する工程を示す縦断面図である。
【図６】第２の実施形態に係る半導体装置を示すための、図２に相当する装置の裏面図である。
【発明を実施するための形態】
【００１１】
以下に、本実施の形態に係る半導体装置および半導体装置の製造方法について、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す縦断面図である。図１に示す半導体装置１０は、ＧａＮ系の半導体装置である。すなわち、図１に示す半導体装置１０は、例えばシリコンからなる基板１１上に、ＧａＮ系の材料からなる半導体層１２が形成され、半導体層１２上に、ドレイン電極１３、ソース電極１４、およびゲート電極１５が形成されたものである。
【００１３】
半導体層１２は、例えばＧａＮからなるバッファ層１２ａ、ＡｌＧａＮ層１２ｂがこの順で積層された層である。
【００１４】
ドレイン電極１３、およびソース電極１４は、それぞれＡｌＧａＮ層１２ｂとオーミック接触しており、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）がこの順で積層された後、合金化されたものである。
【００１５】
ゲート電極１５は、ドレイン電極１３とソース電極１４との間のＡｌＧａＮ層１２ｂとショットキー接合しており、例えばニッケル（Ｎｉ）、金（Ａｕ）がこの順で積層された後、合金化されたものである。
【００１６】
シリコン基板１１の裏面には、複数の凹部１６が形成されている。複数の凹部１６は、互いに等間隔に形成されることが好ましい。
【００１７】
また、複数の凹部１６は、深く形成されるほど好ましい。しかし、複数の凹部１６を深くするほど、シリコン基板１１の機械的な強度が劣化する。従って、複数の凹部１６は、シリコン基板１１が所望の機械的強度を有する程度に、深く形成することが好ましい。
【００１８】
図２は、図１の半導体装置１０の裏面図である。なお、図２において、後述する裏面金属は省略している。図２に示すように、各凹部１６は帯状である。なお、帯状の複数の凹部１６は、シリコン基板１１の裏面に、互いに平行、かつ互いに等間隔に配列形成されることが好ましい。
【００１９】
図１に示すように、複数の凹部１６が設けられたシリコン基板１１の裏面には、裏面金属１７が形成されている。裏面金属１７は、半導体装置１０の接地用金属であると同時に、装置１０の放熱板として作用するものであり、例えば金からなる。裏面金属１７は、例えば半導体装置１０のソース電極１４に、シリコン基板１１、および半導体層１２を貫通する貫通電極（図示せず）を介して互いに接続される。この裏面金属１７は、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成される。
【００２０】
図１に示すように、この半導体装置１０は、パッケージの一部を構成するベース板９上に搭載されて使用される。なお、ベース板９は接地されており、このベース板９に裏面金属１７が接触することにより、裏面金属１７も接地される。
【００２１】
ベース板９に半導体装置１０が搭載された際、半導体装置１０で発生した熱は、裏面金属１７、ベース板９の順に伝達され、ベース板９からパッケージ外部に放熱される。従って、裏面金属１７、およびベース板９は、金等の熱伝導性に優れた材料により形成されることが好ましい。
【００２２】
次に、図１に示す半導体装置１０の製造方法について、図３乃至図５を参照して説明する。図３乃至図５は、本実施形態に係る半導体装置の製造方法を説明するための、図１に相当する断面図である。
【００２３】
まず、図３に示すように、シリコン基板１１上にＧａＮバッファ層１２ａ、ＡｌＧａＮ層１２ｂがこの順で積層されるとともに、ＡｌＧａＮ層１２ｂ上に、ドレイン電極１３、ソース電極１４、およびゲート電極１５が形成された半導体装置の裏面（シリコン基板１１の裏面）上に、ストライプ状の開口部を有するレジスト層１８を形成する。
【００２４】
次に、図４に示すように、レジスト層１８を介して、シリコン基板１１の裏面をエッチングする。このエッチング工程により、シリコン基板１１の裏面に複数の帯状の凹部１６が形成される。
【００２５】
複数の凹部１６が形成されたシリコン基板１１の裏面上からレジスト層１８を除去した後、図５に示すように、複数の凹部１６内を含むシリコン基板１１の裏面全体に、金属蒸着によって、裏面金属１７を形成する。
【００２６】
以上の工程を経て、図１に示される半導体装置１０が製造される。なお、図３乃至図５に示される工程は、ＧａＮ層１２ａ、ＡｌＧａＮ層１２ｂ、および各種電極１３、１４、１５が形成される前のシリコン基板１１の裏面に対して行われてもよい。
【００２７】
以上に説明した本実施形態に係る半導体装置１０によれば、シリコン基板１１の裏面に複数の凹部１６が形成されるため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属１７とシリコン基板１１との接触面積を増加させることができる。
【００２８】
ここで、一般に、物体Ｘと物体Ｙとを接触させ、物体Ｘの熱を、物体Ｙを介して放熱し、物体Ｘを冷却するときの冷却効率（ｄＱ／ｄｔ）は、以下の式１のように表現される。
【００２９】
ｄＱ／ｄｔ＝−ｈ×Ａ×ΔＴ（ｔ） ・・・（式１）
なお、式１において、Ｑは熱量、ｈは物体Ｙの熱伝導率、Ａは物体Ｘと物体Ｙとの接触面積、ΔＴ（ｔ）は物体Ｘと物体Ｙとの温度差を示す。
【００３０】
式１から、互いに接触する２物体（物体Ｘおよび物体Ｙ）の接触面積が広いほど、冷却効率（ｄＱ／ｄｔ）が高くなることがわかる。
【００３１】
上述の半導体装置１０において、裏面金属１７とシリコン基板１１との接触面積は、シリコン基板の裏面が平坦な従来の半導体装置より広い。従って、式１から明らかなように、シリコン基板の裏面が平坦な従来の半導体装置より、冷却効率が向上する。
【００３２】
なお、上述の半導体装置１０は、装置１０の冷却効率が従来より向上するため、熱伝導性に優れるようにパッケージを加工する必要はなく、また、ヒートシンク等を取り付ける必要もない。
【００３３】
従って、本実施形態に係る半導体装置１０によれば、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
【００３４】
さらに、本実施形態に係る半導体装置１０において、複数の凹部１６を、互いに平行、かつ等間隔に配列形成することにより、装置１０の冷却効果を、均一にすることができる。従って、装置１０の内部において温度ムラが生ずることを抑制することができる。
【００３５】
また、本実施形態に係る半導体装置１０は、裏面金属１７が凹部１６の内部を埋めるように形成されているため、装置１０で発生した熱を裏面金属１７に、直接伝えることができる。
【００３６】
これに対して、凹部が埋まらないように（凹部内に空間が形成されるように）裏面金属を形成した場合、凹部と裏面金属との間の空間に熱が一旦留まり、留まった熱が、裏面金属を介して放熱される。
【００３７】
従って、本実施形態に係る半導体装置１０は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
【００３８】
なお、凹部が埋まらないように裏面金属が形成された半導体装置を、本実施形態に係る半導体装置１０と同程度の時間で冷却するためには、空間に留まった熱を空間から除去するために、半導体装置が実装されるパッケージ内に、凹部内の空間の気体を、空間外に流動させるための機構を設ける必要がある。この場合、パッケージのコストが増す問題がある。
【００３９】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置を示すための、図２に相当する装置の裏面図である。図６に示すように、第２の実施形態に係る半導体装置２０は、第１の実施形態に係る半導体装置１０と比較して、複数の凹部２１の形状が異なる。
【００４０】
第２の実施形態に係る半導体装置２０において、複数の凹部２１はそれぞれ箱状であって、これらがシリコン基板１１の裏面に、格子状に配列形成されている。そして、裏面金属１７は、格子状に配列形成された複数の凹部２１の内部を含むシリコン基板１１の裏面全体に形成される。
【００４１】
なお、図６に示すように、複数の凹部２１は、シリコン基板１１の裏面に、均一な配列密度で形成されることが好ましい。
【００４２】
複数の箱状の凹部２１を格子状に形成することにより、第１の実施形態に係る半導体装置１０と比較して、シリコン基板１１と裏面金属１７との接触面積を、さらに広くすることができる。
【００４３】
以上に説明した第２の実施形態に係る半導体装置２０であっても、シリコン基板１１の裏面に複数の凹部２１が形成されたため、シリコン基板の裏面が平坦な従来の半導体装置と比較して、裏面金属１７とシリコン基板１１との接触面積を増加させることができる。従って、第１の実施形態に係る半導体装置１０と同様の理由により、装置を大型化せずに、かつパッケージにかかるコストを増加させずに、半導体装置の冷却効率を向上させることができる。
【００４４】
さらに、第２の実施形態に係る半導体装置２０によれば、帯状の凹部１６を有する半導体装置１０と比較して、裏面金属１７とシリコン基板１１との接触面積がさらに広がっているため、装置２０の冷却効率をさらに向上させることができる。
【００４５】
また、本実施形態に係る半導体装置２０において、複数の箱状の凹部２１を、この配列密度が均一になるように形成することにより、装置２０の冷却効率を、均一にすることができる。従って、装置２０の内部において温度ムラが生ずることを抑制することができる。
【００４６】
また、本実施形態に係る半導体装置２０は、裏面金属が凹部の内部を埋めるように形成されているため、装置２０に発生した熱を裏面金属１７に、直接伝えることができる。従って、本実施形態に係る半導体装置２０は、凹部が埋まらないように裏面金属が形成された半導体装置と比較して、短時間に装置を冷却することができる。
【００４７】
以上に、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００４８】
例えば、複数の凹部１６、２１の形状は、上述の各実施形態に限定されるものではない。従って、各凹部１６、２１の縦断面における形状は、凹部１６、２１の側面がシリコン基板１１の表面に対して垂直な形状であってもよいし、凹部１６、２１の側面がシリコン基板１１の表面に対して斜めである形状（テーパ形状）であってもよい。さらに各凹部１６、２１の横断面における形状は、例えば円形であってもよい。
【００４９】
また、複数の凹部１６、２１の配置は、上述の各実施形態に限定されるものではない。従って、複数の帯状の凹部１６は、互いに平行でなくともよいし、また、複数の凹部２１は、格子状に配列されなくともよい。
【００５０】
また、複数の凹部１６、２１が形成される半導体装置は、上述の各実施形態に限定されるものではない。従って、複数の凹部１６、２１は、例えばＧａＮ系以外の半導体装置に対しても、同様に適用可能である。しかし、ＧａＮ系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高バイアスを印加することができ、高電力を出力することができる。従って、ＧａＮ系の材料からなる半導体装置は、他の材料からなる半導体装置と比較して、高温になりやすい。従って、複数の凹部１６、２１を、ＧａＮ系の材料からなる半導体装置に適用すれば、より効果的である。
【符号の説明】
【００５１】
９・・・ベース板
１０、２０・・・半導体装置
１１・・・シリコン基板
１２・・・半導体層
１２ａ・・・ＧａＮバッファ層
１２ｂ・・・ＡｌＧａＮ層
１３・・・ドレイン電極
１４・・・ソース電極
１５・・・ゲート電極
１６、２１・・・凹部
１７・・・裏面金属
１８・・・レジスト層
【特許請求の範囲】
【請求項１】
裏面に複数の凹部を有する基板と、
この基板の表面上に形成された半導体層と、
半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、
前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、
前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、
を具備することを特徴とする半導体装置。
【請求項２】
前記複数の凹部は、それぞれ帯状であり、
これらの複数の帯状の凹部は、前記基板の裏面に、互いに平行、かつ互いに等間隔で形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の凹部は、それぞれ箱状であり、
これらの複数の箱状の凹部は、前記基板の裏面に、均一な配列密度で格子状に配列形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体層は、ＧａＮ系の材料からなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記半導体層は、ＧａＮ層と、ＡｌＧａＮ層と、がこの順で積層された層であることを特徴とする請求項４に記載の半導体装置。
【請求項１】
裏面に複数の凹部を有する基板と、
この基板の表面上に形成された半導体層と、
半導体層の表面上に、互いに離間して形成されたドレイン電極およびソース電極と、
前記ドレイン電極と前記ソース電極との間の前記半導体層上に形成されたゲート電極と、
前記複数の凹部の内部を含む前記基板の裏面全体に形成された裏面金属と、
を具備することを特徴とする半導体装置。
【請求項２】
前記複数の凹部は、それぞれ帯状であり、
これらの複数の帯状の凹部は、前記基板の裏面に、互いに平行、かつ互いに等間隔で形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の凹部は、それぞれ箱状であり、
これらの複数の箱状の凹部は、前記基板の裏面に、均一な配列密度で格子状に配列形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体層は、ＧａＮ系の材料からなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記半導体層は、ＧａＮ層と、ＡｌＧａＮ層と、がこの順で積層された層であることを特徴とする請求項４に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２４８８０９（Ｐ２０１２−２４８８０９Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１２１８２２（Ｐ２０１１−１２１８２２）
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月３１日（２０１１．５．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]