半導体装置およびその製造方法
【課題】消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
【解決手段】実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一つとしてトンネルトランジスタが研究されている。トンネルトランジスタは、電子のトンネル現象を利用して動作の切り替えを行う。
【０００３】
しかしながら、トンネルトランジスタには、動作時に電子のトンネルによる抵抗値が高いために従来型のＭＩＳＦＥＴに比べ動作電圧に対して電流値が低いという問題がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｃｈｅｎｍｉｎｇ Ｈｕ， ｅｔ． ａｌ．，Ｇｒｅｅｎ Ｔｒａｎｓｉｓｔｏｒ−Ａ ＶＤＤ Ｓｃａｌｉｎｇ Ｐａｔｈ ｆｏｒ Ｆｕｔｕｒｅ Ｌｏｗ Ｐｏｗｅｒ ＩＣｓ， ＶＬＳＩ−ＴＳＡ２００８
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態によるトンネルトランジスタの略示断面図。
【図２】比較例にかかるトンネルトランジスタの略示断面図。
【図３】図１に示すトンネルトランジスタの製造方法を説明する略示断面図。
【図４】第２の実施の形態によるトンネルトランジスタの略示断面図。
【図５】第３の実施の形態によるトンネルトランジスタの略示断面図。
【図６】図５に示すトンネルトランジスタの製造方法を説明する略示断面図。
【図７】第４の実施の形態によるトンネルトランジスタの略示断面図。
【発明を実施するための形態】
【０００８】
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、重複説明を省略する。
【０００９】
（１）第１の実施の形態
（ａ）半導体装置の構造
図１は、第１の実施の形態によるトンネルトランジスタの略示断面図である。本実施形態の特徴は、ソースに隣接してソースとドレインとの間の領域に形成されてソースとの界面からソースへトンネリングする電子の供給源（ドレインへのホールの供給源）となるポケットの形状にある。以下、順に説明する。
【００１０】
図１のトンネルトランジスタは、Ｐ−型基板５と、ソース領域Ｒｓ１０に形成されてソースをなすＮ＋不純物拡散層２０と、ドレイン領域Ｒｄ１０に形成されてドレインをなすＰ＋不純物拡散層３０と、ソース領域Ｒｓに隣接するポケット領域Ｒｐ１０に形成されてポケットをなすＰ＋不純物拡散層４０と、ゲート酸化膜６０と、ゲート８０とを備える。
【００１１】
Ｐ＋不純物拡散層４０は、基板５の表面層中でＮ＋不純物拡散層２０とほぼ同様の深さにまで形成され、リセスＲｃが設けられたリセス構造を有する。
ゲート酸化膜６０は、リセスＲｃの表面に跨がって形成される。
ゲート８０は、ゲート酸化膜６０を介して基板５上にリセスＲｃを埋めるように形成されるため、下側（基板側に）突出した形状を有する。
【００１２】
本実施形態において、Ｎ＋不純物拡散層２０、Ｐ＋不純物拡散層４０、およびＰ＋不純物拡散層３０は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｐ型およびＮ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００１３】
比較例として、シミュレーションの結果得られたトンネルトランジスタの略示断面図を図２に示す。比較例のトランジスタは、基板１００の表面層のソース領域Ｒｓ１００に位置してソースをなすＮ＋不純物拡散層１２０と、ドレイン領域Ｒｄに位置してドレインをなすＰ＋不純物拡散層１３０と、ソース領域Ｒｓの近傍のポケット領域Ｒｐに位置してポケットをなすＰ＋不純物拡散層１４０と、ゲート酸化膜６０と、ゲート８０とを備えるようにシミュレーションされている。
【００１４】
しかし、図２に示すトンネルトランジスタは未だ実際に製作されていない。その理由は、ポケット領域Ｒｐ１００のように非常に浅い領域に高濃度の不純物拡散層を形成することが非常に困難だからである。
【００１５】
本実施形態によれば、Ｐ＋不純物拡散層４０にリセス構造を持たせたので、後述するとおり、容易にポケットを形成でき、その結果、実用的なトンネルトランジスタを提供することができる。また、Ｎ＋不純物拡散層２０と同様に深いポケットでも、比較例のようにポケットを十分に薄くした場合と同様の効果を得ることができる。さらに、図２との対比により明らかなように、Ｐ＋不純物拡散層４０とＮ＋不純物拡散層２０との界面が比較例よりも基板表面に対してより垂直になるので、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力も向上する。
【００１６】
（ｂ）半導体装置の製造方法
図１に示すトンネルトランジスタの製造方法について図３（ａ）乃至図３（ｆ）の略示断面図を参照して説明する。
【００１７】
まず、図３（ａ）に示すように、フォトリソグラフィを用いたパターニングにより、Ｐ−基板５の表面層のソース形成領域Ｒｐｓ１０を除く領域にレジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
【００１８】
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図３（ｂ）に示すようにレジストマスクＭ２およびＭ３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８とドレイン形成領域Ｒｐｄ８にＰ型不純物イオンのインプラントを行う。
【００１９】
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、図３（ｃ）に示すように、ポケット形成領域はリセスＲｃを有する構造の領域Ｒｐｐ１０となる。
【００２０】
次いで、レジストマスクＭ２およびＭ３を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１０のＰ＋不純物拡散層３０を得る。
【００２１】
次に、熱酸化により、図３（ｄ）に示すようにゲート酸化膜６０を形成し、次いで図３（ｅ）に示すように、ゲート材料としてポリシリコン７６を堆積する。このとき、ゲート酸化膜６０を介してリセスＲｃの全てが埋め込まれるようにポリシリコン７６を堆積する。
【００２２】
その後、フォトリソグラフィを用いたパターニングにより、図３（ｆ）に示すように、ゲート形成領域にレジストマスクＭ４を形成し、ドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、図２に示すトンネルトランジスタを得る。このとき、レジストマスクＭ４は、ソース領域Ｒｓ１０の一部と、ポケット領域Ｒｐ１０と、ポケット領域Ｒｐ１０とドレイン領域Ｒｄ１０との間の領域と、を覆うように形成する。
【００２３】
このように、本実施形態によれば、ポケットにリセス構造を持たせるので、ポケットをなすＰ＋不純物拡散層４０を容易に形成することができる。
【００２４】
（２）第２の実施の形態
図４の略示断面図に第２の実施の形態によるトンネルトランジスタを示す。本実施形態は、上述した第１の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図１の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
【００２５】
具体的には、図４のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２２と、ドレイン領域Ｒｄ２０に形成されてドレインをなすＮ＋不純物拡散層３２と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０においてリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４２と、ゲート酸化膜６０と、ゲート８０とを備える。
【００２６】
本実施形態において、Ｐ＋不純物拡散層２２、Ｎ＋不純物拡散層４２、およびＮ＋不純物拡散層３２は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００２７】
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第１の実施の形態と実質的に同様なので、詳しい説明は省略する。
【００２８】
（３）第３の実施の形態
（ａ）半導体装置の構造
図５は、第３の実施の形態によるトンネルトランジスタを示す略示断面図である。
【００２９】
図１との対比により明らかなように、本実施形態のトンネルトランジスタの特徴は、ドレインをなすＰ＋不純物拡散層３４の表面が図１のＰ＋不純物拡散層３０よりも高くなるように形成され、これにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０の表面と実質的に同一平面となっている点にある。Ｐ＋不純物拡散層３４は、本実施形態において例えば第３の不純物拡散層に対応する。本実施形態のトンネルトランジスタのその他の構成は、前述した第１の実施の形態と実質的に同一である。
【００３０】
本実施形態においても、Ｐ＋不純物拡散層４０がリセス構造を有するために、Ｎ＋不純物拡散層２０との界面がより垂直になり、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力が向上するという効果が奏せられる。
【００３１】
また、本実施形態においては、Ｐ＋不純物拡散層３４の表面がＮ＋不純物拡散層２０の表面と実質的に同一平面となっているので、デバイスの平坦性が向上し、その分だけ特性が良くなるという効果が奏せられる。
【００３２】
（ｂ）半導体装置の製造方法
図５に示すトンネルトランジスタの製造方法について図６（ａ）乃至図６（ｆ）を参照しながら説明する。
【００３３】
まず、図６（ａ）に示すように、前述した第１の実施の形態と同様にして、フォトリソグラフィを用いたパターニングにより、レジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
【００３４】
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図６（ｂ）に示すようにレジストマスクＭ２およびＭ１３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８にＰ型不純物イオンのインプラントを行う。前述の第１の実施の形態とは異なり、この工程では、ドレイン領域Ｒｐｄ１４（図６（ｄ）参照）へのイオンインプラントは行わない。
【００３５】
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、ポケット形成領域は、図６（ｃ）に示すように、リセスＲｃを有する構造の領域Ｒｐｐ１０となる。
【００３６】
次に、レジストマスクＭ２およびＭ１３を全て除去し、図６（ｄ）に示すように、ドレイン形成領域Ｒｐｄ１４以外の領域を覆うレジストマスクＭ１４を形成し、ドレイン形成領域Ｒｐｄ１４へＰ型不純物イオンのインプラントを行う。
【００３７】
次いで、レジストマスクＭ１４を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１４のＰ＋不純物拡散層３４を得る。
【００３８】
次に、熱酸化により、ゲート酸化膜６４を形成し、次いで図６（ｅ）に示すようにゲート材料としてポリシリコン７６を堆積する。このとき、ポリシリコン７６は、ゲート酸化膜６４を介してリセスＲｃを全て埋め込むように堆積する。
【００３９】
その後、フォトリソグラフィを用いたパターニングにより、図６（ｆ）に示すように、ゲート形成領域にレジストマスクＭ１５を形成する。このとき、本実施形態では、レジストマスクＭ１５は、ソース領域Ｒｓ１０の一部からドレイン領域Ｒｄ１４の一部に至る領域を覆うように形成する。
【００４０】
次いでドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、これにより、図５に示すトンネルトランジスタを得る。
【００４１】
このように、本実施形態によれば、第１の実施の形態よりも工程数が増えるが、デバイス特性がより一層向上したトンネルトランジスタを製造することができる。
【００４２】
（４）第４の実施の形態
第４の実施の形態によるトンネルトランジスタを図７の略示断面図に示す。本実施形態は、上述した第３の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図５の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
【００４３】
具体的には、図７のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２６と、ドレイン領域Ｒｄ２４に形成されてドレインをなすＮ＋不純物拡散層３６と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０にリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４６と、ゲート酸化膜６０と、ゲート８０とを備える。
【００４４】
本実施形態において、Ｐ＋不純物拡散層２６、Ｎ＋不純物拡散層４６、およびＮ＋不純物拡散層３６は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００４５】
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第３実施の形態と実質的に同様なので、詳しい説明は省略する。
【００４６】
なお、上述した実施の形態によるトンネルトランジスタの製造方法では、ソース領域を形成した後にドレイン領域を形成したが、これに限るものでは決して無く、ドレイン領域を先に形成し、その後ソース領域を形成することとしてもよい。
また、上述した第１乃至第４の実施の形態では、基板５，７の表面に形成されたトンネルトランジスタを取り挙げたが、これに限ることなく、基板の表面層に形成された半導体層上に上述のトンネルトランジスタを形成しても勿論よい。
【符号の説明】
【００４７】
５：Ｐ−基板、７：Ｎ−基板、２０：Ｎ＋不純物拡散層（ソース）、２６：Ｐ＋不純物拡散層（ソース）、３０，３４：Ｐ＋不純物拡散層（ドレイン）、３２，３６：Ｎ＋不純物拡散層（ドレイン）、４０：Ｐ＋不純物拡散層（ポケット）、４２，４６：Ｎ＋不純物拡散層（ポケット）、６０：ゲート酸化膜、８０：ゲート、Ｒｃ：リセス、Ｒｓ１０，ＲＳ２０：ソース領域、Ｒｐ１０，ＲＰ２０：ポケット領域、Ｒｄ１０，Ｒｄ１４，Ｒｄ２０，Ｒｄ２４：ドレイン領域
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一つとしてトンネルトランジスタが研究されている。トンネルトランジスタは、電子のトンネル現象を利用して動作の切り替えを行う。
【０００３】
しかしながら、トンネルトランジスタには、動作時に電子のトンネルによる抵抗値が高いために従来型のＭＩＳＦＥＴに比べ動作電圧に対して電流値が低いという問題がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｃｈｅｎｍｉｎｇ Ｈｕ， ｅｔ． ａｌ．，Ｇｒｅｅｎ Ｔｒａｎｓｉｓｔｏｒ−Ａ ＶＤＤ Ｓｃａｌｉｎｇ Ｐａｔｈ ｆｏｒ Ｆｕｔｕｒｅ Ｌｏｗ Ｐｏｗｅｒ ＩＣｓ， ＶＬＳＩ−ＴＳＡ２００８
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態によるトンネルトランジスタの略示断面図。
【図２】比較例にかかるトンネルトランジスタの略示断面図。
【図３】図１に示すトンネルトランジスタの製造方法を説明する略示断面図。
【図４】第２の実施の形態によるトンネルトランジスタの略示断面図。
【図５】第３の実施の形態によるトンネルトランジスタの略示断面図。
【図６】図５に示すトンネルトランジスタの製造方法を説明する略示断面図。
【図７】第４の実施の形態によるトンネルトランジスタの略示断面図。
【発明を実施するための形態】
【０００８】
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、重複説明を省略する。
【０００９】
（１）第１の実施の形態
（ａ）半導体装置の構造
図１は、第１の実施の形態によるトンネルトランジスタの略示断面図である。本実施形態の特徴は、ソースに隣接してソースとドレインとの間の領域に形成されてソースとの界面からソースへトンネリングする電子の供給源（ドレインへのホールの供給源）となるポケットの形状にある。以下、順に説明する。
【００１０】
図１のトンネルトランジスタは、Ｐ−型基板５と、ソース領域Ｒｓ１０に形成されてソースをなすＮ＋不純物拡散層２０と、ドレイン領域Ｒｄ１０に形成されてドレインをなすＰ＋不純物拡散層３０と、ソース領域Ｒｓに隣接するポケット領域Ｒｐ１０に形成されてポケットをなすＰ＋不純物拡散層４０と、ゲート酸化膜６０と、ゲート８０とを備える。
【００１１】
Ｐ＋不純物拡散層４０は、基板５の表面層中でＮ＋不純物拡散層２０とほぼ同様の深さにまで形成され、リセスＲｃが設けられたリセス構造を有する。
ゲート酸化膜６０は、リセスＲｃの表面に跨がって形成される。
ゲート８０は、ゲート酸化膜６０を介して基板５上にリセスＲｃを埋めるように形成されるため、下側（基板側に）突出した形状を有する。
【００１２】
本実施形態において、Ｎ＋不純物拡散層２０、Ｐ＋不純物拡散層４０、およびＰ＋不純物拡散層３０は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｐ型およびＮ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００１３】
比較例として、シミュレーションの結果得られたトンネルトランジスタの略示断面図を図２に示す。比較例のトランジスタは、基板１００の表面層のソース領域Ｒｓ１００に位置してソースをなすＮ＋不純物拡散層１２０と、ドレイン領域Ｒｄに位置してドレインをなすＰ＋不純物拡散層１３０と、ソース領域Ｒｓの近傍のポケット領域Ｒｐに位置してポケットをなすＰ＋不純物拡散層１４０と、ゲート酸化膜６０と、ゲート８０とを備えるようにシミュレーションされている。
【００１４】
しかし、図２に示すトンネルトランジスタは未だ実際に製作されていない。その理由は、ポケット領域Ｒｐ１００のように非常に浅い領域に高濃度の不純物拡散層を形成することが非常に困難だからである。
【００１５】
本実施形態によれば、Ｐ＋不純物拡散層４０にリセス構造を持たせたので、後述するとおり、容易にポケットを形成でき、その結果、実用的なトンネルトランジスタを提供することができる。また、Ｎ＋不純物拡散層２０と同様に深いポケットでも、比較例のようにポケットを十分に薄くした場合と同様の効果を得ることができる。さらに、図２との対比により明らかなように、Ｐ＋不純物拡散層４０とＮ＋不純物拡散層２０との界面が比較例よりも基板表面に対してより垂直になるので、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力も向上する。
【００１６】
（ｂ）半導体装置の製造方法
図１に示すトンネルトランジスタの製造方法について図３（ａ）乃至図３（ｆ）の略示断面図を参照して説明する。
【００１７】
まず、図３（ａ）に示すように、フォトリソグラフィを用いたパターニングにより、Ｐ−基板５の表面層のソース形成領域Ｒｐｓ１０を除く領域にレジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
【００１８】
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図３（ｂ）に示すようにレジストマスクＭ２およびＭ３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８とドレイン形成領域Ｒｐｄ８にＰ型不純物イオンのインプラントを行う。
【００１９】
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、図３（ｃ）に示すように、ポケット形成領域はリセスＲｃを有する構造の領域Ｒｐｐ１０となる。
【００２０】
次いで、レジストマスクＭ２およびＭ３を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１０のＰ＋不純物拡散層３０を得る。
【００２１】
次に、熱酸化により、図３（ｄ）に示すようにゲート酸化膜６０を形成し、次いで図３（ｅ）に示すように、ゲート材料としてポリシリコン７６を堆積する。このとき、ゲート酸化膜６０を介してリセスＲｃの全てが埋め込まれるようにポリシリコン７６を堆積する。
【００２２】
その後、フォトリソグラフィを用いたパターニングにより、図３（ｆ）に示すように、ゲート形成領域にレジストマスクＭ４を形成し、ドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、図２に示すトンネルトランジスタを得る。このとき、レジストマスクＭ４は、ソース領域Ｒｓ１０の一部と、ポケット領域Ｒｐ１０と、ポケット領域Ｒｐ１０とドレイン領域Ｒｄ１０との間の領域と、を覆うように形成する。
【００２３】
このように、本実施形態によれば、ポケットにリセス構造を持たせるので、ポケットをなすＰ＋不純物拡散層４０を容易に形成することができる。
【００２４】
（２）第２の実施の形態
図４の略示断面図に第２の実施の形態によるトンネルトランジスタを示す。本実施形態は、上述した第１の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図１の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
【００２５】
具体的には、図４のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２２と、ドレイン領域Ｒｄ２０に形成されてドレインをなすＮ＋不純物拡散層３２と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０においてリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４２と、ゲート酸化膜６０と、ゲート８０とを備える。
【００２６】
本実施形態において、Ｐ＋不純物拡散層２２、Ｎ＋不純物拡散層４２、およびＮ＋不純物拡散層３２は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００２７】
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第１の実施の形態と実質的に同様なので、詳しい説明は省略する。
【００２８】
（３）第３の実施の形態
（ａ）半導体装置の構造
図５は、第３の実施の形態によるトンネルトランジスタを示す略示断面図である。
【００２９】
図１との対比により明らかなように、本実施形態のトンネルトランジスタの特徴は、ドレインをなすＰ＋不純物拡散層３４の表面が図１のＰ＋不純物拡散層３０よりも高くなるように形成され、これにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０の表面と実質的に同一平面となっている点にある。Ｐ＋不純物拡散層３４は、本実施形態において例えば第３の不純物拡散層に対応する。本実施形態のトンネルトランジスタのその他の構成は、前述した第１の実施の形態と実質的に同一である。
【００３０】
本実施形態においても、Ｐ＋不純物拡散層４０がリセス構造を有するために、Ｎ＋不純物拡散層２０との界面がより垂直になり、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力が向上するという効果が奏せられる。
【００３１】
また、本実施形態においては、Ｐ＋不純物拡散層３４の表面がＮ＋不純物拡散層２０の表面と実質的に同一平面となっているので、デバイスの平坦性が向上し、その分だけ特性が良くなるという効果が奏せられる。
【００３２】
（ｂ）半導体装置の製造方法
図５に示すトンネルトランジスタの製造方法について図６（ａ）乃至図６（ｆ）を参照しながら説明する。
【００３３】
まず、図６（ａ）に示すように、前述した第１の実施の形態と同様にして、フォトリソグラフィを用いたパターニングにより、レジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
【００３４】
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図６（ｂ）に示すようにレジストマスクＭ２およびＭ１３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８にＰ型不純物イオンのインプラントを行う。前述の第１の実施の形態とは異なり、この工程では、ドレイン領域Ｒｐｄ１４（図６（ｄ）参照）へのイオンインプラントは行わない。
【００３５】
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、ポケット形成領域は、図６（ｃ）に示すように、リセスＲｃを有する構造の領域Ｒｐｐ１０となる。
【００３６】
次に、レジストマスクＭ２およびＭ１３を全て除去し、図６（ｄ）に示すように、ドレイン形成領域Ｒｐｄ１４以外の領域を覆うレジストマスクＭ１４を形成し、ドレイン形成領域Ｒｐｄ１４へＰ型不純物イオンのインプラントを行う。
【００３７】
次いで、レジストマスクＭ１４を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１４のＰ＋不純物拡散層３４を得る。
【００３８】
次に、熱酸化により、ゲート酸化膜６４を形成し、次いで図６（ｅ）に示すようにゲート材料としてポリシリコン７６を堆積する。このとき、ポリシリコン７６は、ゲート酸化膜６４を介してリセスＲｃを全て埋め込むように堆積する。
【００３９】
その後、フォトリソグラフィを用いたパターニングにより、図６（ｆ）に示すように、ゲート形成領域にレジストマスクＭ１５を形成する。このとき、本実施形態では、レジストマスクＭ１５は、ソース領域Ｒｓ１０の一部からドレイン領域Ｒｄ１４の一部に至る領域を覆うように形成する。
【００４０】
次いでドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、これにより、図５に示すトンネルトランジスタを得る。
【００４１】
このように、本実施形態によれば、第１の実施の形態よりも工程数が増えるが、デバイス特性がより一層向上したトンネルトランジスタを製造することができる。
【００４２】
（４）第４の実施の形態
第４の実施の形態によるトンネルトランジスタを図７の略示断面図に示す。本実施形態は、上述した第３の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図５の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
【００４３】
具体的には、図７のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２６と、ドレイン領域Ｒｄ２４に形成されてドレインをなすＮ＋不純物拡散層３６と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０にリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４６と、ゲート酸化膜６０と、ゲート８０とを備える。
【００４４】
本実施形態において、Ｐ＋不純物拡散層２６、Ｎ＋不純物拡散層４６、およびＮ＋不純物拡散層３６は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
【００４５】
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第３実施の形態と実質的に同様なので、詳しい説明は省略する。
【００４６】
なお、上述した実施の形態によるトンネルトランジスタの製造方法では、ソース領域を形成した後にドレイン領域を形成したが、これに限るものでは決して無く、ドレイン領域を先に形成し、その後ソース領域を形成することとしてもよい。
また、上述した第１乃至第４の実施の形態では、基板５，７の表面に形成されたトンネルトランジスタを取り挙げたが、これに限ることなく、基板の表面層に形成された半導体層上に上述のトンネルトランジスタを形成しても勿論よい。
【符号の説明】
【００４７】
５：Ｐ−基板、７：Ｎ−基板、２０：Ｎ＋不純物拡散層（ソース）、２６：Ｐ＋不純物拡散層（ソース）、３０，３４：Ｐ＋不純物拡散層（ドレイン）、３２，３６：Ｎ＋不純物拡散層（ドレイン）、４０：Ｐ＋不純物拡散層（ポケット）、４２，４６：Ｎ＋不純物拡散層（ポケット）、６０：ゲート酸化膜、８０：ゲート、Ｒｃ：リセス、Ｒｓ１０，ＲＳ２０：ソース領域、Ｒｐ１０，ＲＰ２０：ポケット領域、Ｒｄ１０，Ｒｄ１４，Ｒｄ２０，Ｒｄ２４：ドレイン領域
【特許請求の範囲】
【請求項１】
リセスを表面に有する第１導電型の半導体層と、
前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記リセスの表面に跨って形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記リセスを埋め込むように形成されたゲート電極と、
を備える半導体装置。
【請求項２】
リセスを表面に有する第１導電型の半導体層と、
前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記半導体層の前記リセス上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極と、
を備える半導体装置。
【請求項３】
前記第３の不純物拡散層の表面は、前記リセスの底面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第３の不純物拡散層の表面は、前記第１の不純物拡散層の表面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
第１導電型の半導体層に前記第１導電型とは異なる第２導電型の不純物を注入し，ソース領域を形成する工程と、
前記ソース領域と離間した領域の前記半導体層にドレイン領域を形成する工程と，
前記ソース領域に隣接する前記半導体層に第１導電型の不純物を注入する工程と、
前記注入により形成された第１導電型の領域の表面の半導体層を除去しリセスを形成する工程と、
前記リセス上にゲート絶縁膜およびゲート電極を形成する工程と
を備える半導体装置の形成方法。
【請求項１】
リセスを表面に有する第１導電型の半導体層と、
前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記リセスの表面に跨って形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記リセスを埋め込むように形成されたゲート電極と、
を備える半導体装置。
【請求項２】
リセスを表面に有する第１導電型の半導体層と、
前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記半導体層の前記リセス上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極と、
を備える半導体装置。
【請求項３】
前記第３の不純物拡散層の表面は、前記リセスの底面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第３の不純物拡散層の表面は、前記第１の不純物拡散層の表面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
第１導電型の半導体層に前記第１導電型とは異なる第２導電型の不純物を注入し，ソース領域を形成する工程と、
前記ソース領域と離間した領域の前記半導体層にドレイン領域を形成する工程と，
前記ソース領域に隣接する前記半導体層に第１導電型の不純物を注入する工程と、
前記注入により形成された第１導電型の領域の表面の半導体層を除去しリセスを形成する工程と、
前記リセス上にゲート絶縁膜およびゲート電極を形成する工程と
を備える半導体装置の形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１９０８３４（Ｐ２０１２−１９０８３４Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５０４７４（Ｐ２０１１−５０４７４）
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]