【課題】炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面の金属汚染を十分除去することにより、製造された炭化珪素半導体素子の初期特性を改善する。また、金属汚染を低減し、半導体装置の長期信頼性を向上する方法を提供する。
【解決手段】炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面を酸化するステップと、該ステップにより炭化珪素表面に形成された二酸化シリコンを主成分とする膜を除去するステップとからなる炭化珪素表面の金属汚染除去工程を適用する。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】前面電流トラックを形成したドープ半導体ウェハの銅めっきに関する改善された銅めっき方法を提供する。
【解決手段】前面、裏面およびＰＮ接合を含む半導体を提供し、下層を含む導電トラックのパターンを前記前面が含み、かつ前記裏面が金属接点を含んでおり；前記半導体を一価銅めっき組成物と接触させ；並びに導電トラックの下層上に銅をめっきする。 （もっと読む）

【課題】微細配線を簡易に低抵抗化する。
【解決手段】実施形態に係わる半導体装置は、第１の方向に積み重ねられる第１乃至第３の半導体層3a,3b,3cを有し、第２の方向に延びるフィン型積層構造を有する。第１のレイヤーセレクトトランジスタTaは、第１のゲート電極10aを有し、第１の半導体層3aでノーマリオン状態である。第２のレイヤーセレクトトランジスタTbは、第２のゲート電極10bを有し、第２の半導体層3bでノーマリオン状態である。第３のレイヤーセレクトトランジスタTcは、第３のゲート電極10cを有し、第３の半導体層3cでノーマリオン状態である。第１の半導体層3aのうちの第１のゲート電極10aにより覆われた領域、第２の半導体層3bのうちの第２のゲート電極10bにより覆われた領域及び第３の半導体層3cのうちの第３のゲート電極10cにより覆われた領域は、それぞれ金属シリサイド化される。 （もっと読む）

【課題】本発明は、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】 成膜温度、成膜圧力、還元ガスの使用量・使用割合等の成膜条件を設定することにより、所望の物性を有する利用範囲の広いＮｉ膜の形成方法を提供すること。
【解決手段】 真空槽の中でＳｉ基板を一定温度に保持してニッケルアルキルアミジナート（但し、アルキルは、メチル基、エチル基、ブチル基及びプロピル基から選ばれる。）とＨ_２とＮＨ_３とをこの真空槽内に導入し、ＣＶＤ法でＮｉ膜を形成する方法であって、成膜温度が２８０℃より高く３５０℃以下であること。 （もっと読む）

【課題】本実施形態は、コンタクトプラグの抵抗の低減を行うことができる半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、基板にコンタクトホール又はコンタクトトレンチを形成し、コンタクトホール又はコンタクトトレンチの底に、アモルファスシリコン層又は多結晶シリコン層を形成し、アモルファスシリコン層又は多結晶シリコン層を覆うように不純物を含むニッケル膜を形成し、加熱することによりニッケル膜とアモルファスシリコン層又は多結晶シリコン層とを反応させて、ニッケルシリサイド膜を形成し、コンタクトホール又はコンタクトトレンチを埋め込むようにコンタクト金属膜を形成する。 （もっと読む）

【課題】コンタクト抵抗を低減しつつ、イオン注入したｐ⁺層の消失を低減できる炭化珪素半導体装置の製造方法の提供を目的とする。
【解決手段】本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体基体表面にマスクとしての酸化膜マスク層２１、酸化膜マスク層２２を形成し、室温でイオン注入する工程と、（ｂ）イオン注入を行った炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）活性化アニール後の炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）ドライエッチング後の炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜５を形成する工程と、（ｅ）犠牲酸化膜５を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）炭化珪素半導体基体裏面にオーミック電極６を、炭化珪素半導体基体表面の所定領域にショットキー電極７をそれぞれ形成する工程とを備える。 （もっと読む）

【課題】配線にＣｕを用いる配線の電気抵抗値とＴＦＴの電気特性値を均一にするアクティブマトリクス型表示装置及びその製造方法を提供する。
【解決手段】基板およびＴＦＴを有する表示装置の製造方法であって、ＴＦＴは、電極および電極近接層を有し、電極は、銅および銅以外の添加元素を含み、以下の工程を含む表示装置の製造方法（Ａ）基板の上に電極および電極近接層が形成される工程、（Ｂ）電極または電極近接層がオゾン水で洗浄される工程、（Ｃ）前記（Ｂ）の工程後の熱処理により、電極と電極近接層との界面に、酸素を含む酸化物膜が形成される工程。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法を提供する。
【解決手段】本発明は、基板上に薄膜トランジスタを製造する製造装置であり、基板に関する基板情報を取得する取得部と、取得部で得られた基板に関する基板情報に基づいて、基板の伸縮強度が高い方向を特定し、伸縮強度が高い方向と薄膜トランジスタのチャネル領域を挟んでソース電極およびドレイン電極が配置される配置方向とが直交するように薄膜トランジスタを形成する向きを設定する設定部とを有する。 （もっと読む）

【課題】フレキシブルな基板を用いても、高い精度で薄膜トランジスタを形成することができる薄膜トランジスタの製造装置およびその製造方法、ならびにプログラムを提供する。
【解決手段】本発明は、基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極が少なくとも設けられた薄膜トランジスタの製造方法である。ソース電極およびドレイン電極を形成する工程において、基板の歪み、または基板の伸縮率に基づいて、露光データを、スケーリング処理を用いて薄膜トランジスタのチャネル長を固定した状態で補正して第１の補正データを作成する。この第１の補正データに基づいて、ソース電極およびドレイン電極の形成領域にレーザ光を照射し、その形成領域を親液性にする。この形成領域に、ソース電極およびドレイン電極となる液滴を、打滴データに基づいて打滴する。 （もっと読む）

【課題】本発明の実施例は非晶質酸化物薄膜トランジスタ及びその製造方法、ディスプレイパネルを開示する。
【解決手段】前記非晶質酸化物薄膜トランジスタは、ゲート電極、ゲート絶縁層、半導体活性層、ソース電極及びドレイン電極を含む。前記半導体活性層はチャネル層とオーミック接触層を含み、前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。また、前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。 （もっと読む）

【課題】ゲルマニウムをチャネル材料とする金属／ゲルマニウムからなるソース／ドレイン構造を有する半導体素子を提供する。
【解決手段】半導体と金属とが接合してソース／ドレイン構造を形成する半導体素子において、ゲルマニウム（Ｇｅ）を３価元素（又は５価元素）でドーピングしたｐ型ゲルマニウム（又はｎ型ゲルマニウム）をチャネル２の材料とし、当該ｐ型ゲルマニウム（又はｎ型ゲルマニウム）の任意の結晶面における原子配置と同一の原子配置である結晶面を有する金属３を、前記同一の原子配置である結晶面で接合して界面を形成し、当該形成された界面を用いたソース／ドレイン構造を有する。 （もっと読む）

【課題】パターンの微細化、特に、ＳＲＡＭのセル面積を縮小するためには、隣接ゲートの端部間距離を縮小することが重要となる。しかし、２８ｎｍテクノロジノードにおいては、ＡｒＦによる単一回露光でパターンを転写することは、一般に困難である。従って、通常、複数回の露光、エッチング等を繰り返すことによって、微細パターンを形成しているが、ゲートスタック材にＨｉｇｈ−ｋ絶縁膜やメタル電極部材が使用されているため、酸化耐性やウエットエッチ耐性が低い等の問題がある。
【解決手段】本願発明は、メモリ領域におけるｈｉｇｈ−ｋゲート絶縁膜およびメタル電極膜を有するゲート積層膜のパターニングにおいて、ハードマスクに対して、２枚のレジスト膜を用いて、ライン＆スペースパターンおよび隣接ゲート電極間切断領域パターンのパターニングを実行し、パターニングされたハードマスクを用いて、ゲート積層膜のエッチングを実行するものである。 （もっと読む）

【課題】製造過程でエピタキシャル層の表面部に形成されるエッチピットに起因するリーク電流を抑えること。
【解決手段】ダイオードの製造方法は、エピタキシャル層の表面にキャップ層を形成するキャップ層形成工程（Ｓ３）と、キャップ層が形成されている状態でドーパントを活性化させるアニール工程（Ｓ４）と、キャップ層を除去するキャップ層除去工程（Ｓ５）と、エッチング技術を利用してエピタキシャル層の表面を洗浄する洗浄工程（Ｓ６）と、エピタキシャル層の表面部に形成されているエッチピットの底部を平滑化させる底部平滑化工程(Ｓ７)と、を備えている。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導
体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作
製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって
形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチ
ング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを
用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。
【解決手段】薄膜トランジスタは、第１方向に形成された少なくとも１本のゲートラインを含むゲート１１と、ゲート上に形成されたゲート絶縁層１２と、ゲート絶縁層１２上に形成された少なくとも１つのソース１３及びドレイン１４と、を含み、ソース１３及びドレイン１４のうち少なくともいずれか一つは、延長部分１３ｂ、１４ｂを含み、延長部分１３ｂ、１４ｂは、少なくとも１本のゲートラインと平行するように、第１方向に形成される。ゲート１１は、ライン状に均一厚を有し、その側面と上面との間に曲面を含み、１本または２本以上のゲートラインを含む形態となる。 （もっと読む）

【課題】絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される配線構造にて電気的特性を向上することのできる配線形成方法、及び該方法を用いる配線形成装置を提供する。
【解決手段】
下部配線層３２に積層された絶縁層３４を貫通するホール３５に、その内表面の全体が含まれるように触媒層３６，３７を形成した後、ホール３５の内部にシースＳｈが形成され、且つホール３５の内壁面３５ａに対するシースの厚さがホール３５の底壁面３５ｂに対するシースＳｈの厚さよりも小さくなるようにプラズマを生成する。そして、ホール３５の内壁面３５ａに形成された触媒層３６，３７をプラズマ中のスパッタ粒子Ｓｐによって除去した後、ホール３５の底壁面３５ｂに残された触媒層３６，３７を用いて該底壁面３５ｂからカーボンナノチューブ３８を形成する。 （もっと読む）

【課題】高輝度、高効率、高信頼性を達成する半導体発光素子を提供する。
【解決手段】実施形態に係る半導体発光素子は、積層構造体と、電極と、を備える。積層構造体は、窒化物系半導体からなる第１導電形の第１半導体層と、窒化物系半導体からなる第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する。電極は、第１金属層、第２金属層及び第３金属層を有する。第１金属層は、第２半導体層の発光層とは反対側に設けられ、銀または銀合金を含む。第２金属層は、第１金属層の第２半導体層とは反対側に設けられ、金、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む。第３金属層は、第２金属層の第１金属層とは反対側に設けられる。第３金属層の第１半導体層から第２半導体層に向かう方向に沿った厚さは、第２金属層の前記方向に沿った厚さ以上である。 （もっと読む）

【課題】本発明は、製造プロセスが煩雑でなく、かつ高い絶縁耐力を有する電力用半導体装置の提供を目的とする。
【解決手段】本発明に係る電力用半導体装置は、第１導電型のＳｉＣ基板１と、ＳｉＣ基板１上に形成され、その表面にリセス構造２ａが形成された第１導電型のドリフト層２と、リセス構造２ａの表面内に配設された第２導電型の終端部３と、終端部３の一端にかかるようにドリフト層２上に形成され、ドリフト層２とショットキー接続するショットキー電極４，５と、終端部３を被うようにドリフト層２上に形成された絶縁膜６と、絶縁膜６上に形成され、ショットキー電極５と電気的に接続された導電膜８とを備える。導電膜８の抵抗値は１０⁶（Ω／ｓｑ．）以上１０¹³（Ω／ｓｑ．）以下である。 （もっと読む）