【課題】プラズマ照射の際に下地の表面状態が変化することを防止でき、信頼性のある半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、基板１０上に密着層１２を形成する工程と、密着層１２上に電極用層１３ａを形成する工程と、電極用層１３ａ上にレジストマスク２０を形成する工程と、レジストマスク２０を用いて電極用層１３ａをパターニングして、ソース／ドレイン電極１３を形成する工程と、レジストマスク２０を除去する工程と、密着層１２をエッチングする工程とを有し、ソース／ドレイン電極１３を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する。 （もっと読む）

【課題】半導体装置の製造工程において、フォトレジストを用いたリソグラフィー工程の回数を削減・簡略化する製造技術を提供し、スループットを向上させる。
【解決手段】導電層、半導体層等の被加工層をパターン形成するためのエッチングマスクを、フォトレジストを用いたリソグラフィー技術を用いることなく作製する。エッチングマスクは、光吸収層と絶縁層の積層構造からなり、フォトマスクを介したレーザビームの照射によるレーザアブレーションを利用して形成する。 （もっと読む）

【課題】半導体装置の製造工程において、フォトレジストを用いたリソグラフィー工程の回数を削減・簡略化する製造技術を提供し、スループットを向上させる。
【解決手段】導電層、半導体層等の被加工層をパターン形成するためのエッチングマスクを、フォトレジストを用いたリソグラフィー技術を用いることなく作製する。エッチングマスクは、レーザビームを吸収する材料からなる光吸収層からなる。光吸収層に、フォトマスクを介して、レーザビームを照射し、光吸収層に吸収されたレーザビームのエネルギーによるレーザアブレーションを利用して、マスクを形成する。 （もっと読む）

【課題】ゲート電極形成後にコバルトシリサイドのような合金化をすると共に、バリア絶縁膜を設ける構成の場合でも、ゲート間容量の増大を防止する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板に複数のメモリセルトランジスタのゲート電極を形成する工程と、ゲート電極間を充填するように第１のシリコン酸化膜を形成する工程と、第１のシリコン酸化膜の上部を除去してゲート電極の上部に形成されている半導体層を露出するように加工する工程と、ゲート電極の上部の半導体層に金属層を堆積させて合金化し金属半導体合金層を形成し、残りの金属層を除去する工程と、第２のシリコン酸化膜の上面がゲート電極上およびゲート電極間の領域上において半導体基板の表面からゲート電極の上面の高さより高い位置に位置するように第２のシリコン酸化膜を形成する工程と、第２のシリコン酸化膜上にシリコン窒化膜を形成する工程とを含んでなるところに特徴を有する。 （もっと読む）

【課題】フォトマスクやレジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提示する。また、低コストで半導体装置を作製する方法を提案する。
【解決手段】基板上に第１の層を形成し、第１の層上に光吸収層を形成し、光吸収層上に透光性を有する層を形成し、透光性を有する層側から光吸収層に選択的にレーザビームを照射する。光吸収層がレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部および光吸収層に接する透光性を有する層の一部を除去する。残存する透光性を有する層または光吸収層をマスクとして用いて、第１の層をエッチングすることにより、従来のフォトリソグラフィー技術を用いずとも、第１の層を所望の場所で所望の形状に加工することができる。 （もっと読む）

【課題】半導体基板上に形成された配線層間を通してスルーホールを形成する際に、アライメントズレによって発生する配線層とスルーホールとの接触に起因する電気的なショートに対するマージンを拡大する。
【解決手段】半導体基板１００上に絶縁膜１０１を堆積する工程と、絶縁膜上に導電膜１０２を堆積する工程と、導電膜にドライエッチング処理を実施して配線パターン１０５を形成する工程と、配線パターンを覆うように保護絶縁膜１１０を堆積する工程と、保護絶縁膜中に配線パターンの間を通すようにスルーホール１１１を形成する工程と、スルーホール内にプラグ１１２を形成する工程とを含み、配線パターンの上部の寸法を配線パターンの下部の寸法に比べて小さくすることで、配線パターンの上部間のスペース幅が配線パターンの下部間スペース幅より大きくする。 （もっと読む）

【課題】組成バラツキや接合リークが発生しにくいＦＵＳＩ電極構造を有する半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板300に、HDP-NSG301を形成し、ゲート絶縁膜302とポリシリコン膜303とハードマスク膜とを形成し電極形状にパターニングし、イオン注入し、ポリシリコン膜303とハードマスク膜の側面にサイドウォール（306，307）を形成し、シリコン基板300にさらにイオン注入し、ハードマスク膜304を除去し、ポリシリコン膜303の上面の端部に当該ポリシリコン膜303の形状を規整するためのストッパ312を形成する（図中の(a)までの工程）。その後に、ポリシリコン膜303上にニッケル金属膜314を形成し、熱処理を施すことにより、シリサイド化されたゲート電極315を形成する（図中の(b)〜(d)の工程）。シリサイド化反応の際の膨張がストッパ312によって抑制されるので、接合リークの発生を防止することが可能となる。 （もっと読む）

【課題】製造プロセス上の制約を緩和しつつ、高融点金属シリサイド層の自然酸化による界面抵抗の増大を抑制できる半導体装置を提供する。
【解決手段】半導体装置１０でゲート電極１４は、シリコン基板１１側から、多結晶シリコン層１５、タングステン・シリサイド層１６、タングステン・ナイトライド層１７、及び、タングステン層１８を順次に備える。多結晶シリコン層１５にはリンがドープされ、タングステン・シリサイド層１６には窒素がドープされている。 （もっと読む）

【課題】 有機膜パターンへの２回目以降の現像処理をスムーズに行うことなどを可能とする基板処理方法及びそれに用いる薬液を提供する。
【解決手段】 基板１上の有機膜パターン４の表面には、有機膜パターン４の表層部が変質してなる変質層と、該有機膜パターンの表面上に堆積物が堆積してなる堆積層と、のうちの少なくとも一方からなる阻害層が形成されている。この場合に、少なくとも前記阻害層を除去する除去処理に用いられる薬液であって、ヒドロキシルアミン誘導体とヒドラジン誘導体とのうちの少なくとも一方からなる第１の成分と、現像機能液成分と、を含む水溶液である。 （もっと読む）

【課題】高いトランジスタ性能が得られると共に、製造が容易な有機トランジスタおよびその製造方法を提供すること。
【解決手段】本発明の有機トランジスタ１０によれば、ソース電極上面１８ａおよびドレイン電極上面２０ａが、有機単分子膜２４で被覆されているので、有機単分子膜２４で被覆されてない場合に比較して、ソース電極１８上およびドレイン電極２０上においても、結晶粒２２ａが大きく成長する。よって、有機半導体層２２を電流が効率良く流れ、高いトランジスタ性能が得られる。 （もっと読む）

【課題】インクジェット直描を用い、かつソース電極とドレイン電極間のギャップを４μｍ以下の狭小化をプロセスの増加なしに実現する。
【解決手段】薄膜トランジスタのソース電極ＳＤ１およびドレイン電極ＳＤ２を、シリコン半導体層ＳＩの上層にインクジェット直描により第１の間隔で対向配置した導体層ＳＤ１ＡとＳＤ２Ａ、該第１の層の上層と該対向配置された導体層の各対向端のそれぞれを覆って導体層の各対向端の第１の間隔より狭い第２の間隔で対向する透明導電膜ＳＤ１とＳＤ２の積層で構成した。 （もっと読む）

【課題】リソグラフィ限界以上のピッチを有する微細パターンを形成することができる方法を提供する。
【解決手段】被食刻層が形成された半導体基板上に第１ピッチを有する厚さｔ_１のハードマスクパターンを形成する段階と、結果物上に光透過性薄膜をコンフォーマルな形でｔ_２の厚さに形成する段階と、結果物上に光吸収性薄膜をプラナー形に形成する段階と、光が被食刻層の表面からＴの高さまで到達するよう調整しながら、結果物にブランク露光工程を行う段階（ｔ_２＜Ｔ≦ｔ_１＋ｔ_２）と、結果物に対して現像工程を行いハードマスクパターンの間に光透過性薄膜及び光吸収性薄膜が積層された有機マスクパターンを形成する段階と、ハードマスクパターン及び有機マスクパターンを食刻マスクに被食刻層を食刻し、第１ピッチより小さい第２ピッチを有する被食刻層パターンを形成する段階と、を含むことにより４０ｎｍ以下の微細パターンを形成する。 （もっと読む）

【課題】 Ｈｆを含むゲート絶縁膜とメタルシリサイドゲート電極とを含むＭＯＳトランジスタのしきい値電圧を下げられる半導体装置を提供すること。
【解決手段】 半導体装置は、半導体基板と、前記半導体基板上に設けられたｐチャネルＭＯＳトランジスタであって、Ｈｆを含む第１のゲート絶縁膜１０６と、前記第１のゲート絶縁膜上に設けられ、アルミニウム酸化物とシリコン酸化物とを含む第２のゲート絶縁膜１０８と、前記第２のゲート絶縁膜上に設けられた第１の金属シリサイドゲート電極１０９とを含む前記ｐチャネルＭＯＳトランジスタとを具備してなることを特徴とする。 （もっと読む）

【課題】金属窒化膜からなるゲート電極を有するＭＯＳＦＥＴにおいて、ゲート電極の窒素組成を容易に制御することを可能とする半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１１の上に絶縁膜１５を形成する工程（ａ）と、絶縁膜１５の上に窒素を含まない材料かなる膜である第１の導電膜１６を形成する工程（ｂ）と、第１の導電膜１６の上に窒素を含む材料からなる膜である第２の導電膜１８を形成する工程（ｃ）と、第２の導電膜１８及び第１の導電膜１６をパターニングしてゲート電極を形成すると共に、絶縁膜１５をパターニングしてゲート絶縁膜を形成する工程（ｄ）とを備えている。 （もっと読む）

2倍以上のピッチマルチプリケーションのための単一スペーサープロセスが提供される。一実施形態では、n（n≧2）層の積層マンドレル（150b）、（140a）が基板の上に形成され、n層の各々は互いにほぼ平行な複数のマンドレル（150b）、（140a）から構成される。第n層のマンドレル（150b）は第n-1層のマンドレル（140a）の上にあり、平行で、第n層の隣接マンドレル間の距離は第n-1層の隣接マンドレル間の距離よりも大きい。スペーサー（185）はマンドレル（150b）、（140a）の側壁に接して同時に形成される。マンドレル（150b）、（140a）の露出部分はエッチングで除去され、スペーサー（185）によって画定されるラインのパターンが基板（110）に転写される。
（もっと読む）

【課題】ポリメタル構造のゲート電極を有するＤＲＡＭ装置について、リフレッシュ特性を改善すると共に、配線抵抗の低減を実現する。
【解決手段】ポリメタルゲート電極の製造に際して、まず、ポリシリコンのゲート下部電極６を、その上に形成したマスク窒化膜でパターニングする。次いで、ゲート下部電極６についてリフレッシュ特性改善のための側壁酸化を行う。ゲート下部電極６及びマスク窒化膜の側壁に側壁酸化膜７を形成した後に、マスク窒化膜を除去してゲート下部電極６の表面を露出させ、その露出した表面上にタングステン層を含むゲート上部電極１３を形成する。 （もっと読む）

【課題】従来と比較して歩留まりを向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、素子分離膜２を形成するために、素子領域に位置する半導体基板上にマスク膜２１，２２を形成する工程と、マスク膜２１，２２の寸法を測定する工程と、マスク膜２１，２２の設計寸法に対する測定寸法の差に基づいて、素子分離膜２を形成するための熱酸化量を算出する工程と、算出した熱酸化量に従って、マスク膜２１，２２をマスクとして半導体基板１を熱酸化することにより、素子分離膜２を形成する工程とを具備する。 （もっと読む）

【課題】製造プロセスにおける半導体基板やゲート絶縁膜、第１及び第２の導電層（金属ゲート電極材料）へのダメージを可及的に抑止し、ゲート抵抗値及びゲートリーク電流の増加を防止して、極めて信頼性の高い金属ゲートＣＭＯＳ型の半導体装置を実現する。
【解決手段】レジストマスク９を用いて、第２の導電層８及びマスク層６をドライエッチングして除去する。このとき、レジストマスク９の形状に倣ってｎＭＯＳ領域２ｂ上に相当する部分のみを覆い、第１の導電層５から素子分離構造４上で離間するように、第２の導電層８が残存する。 （もっと読む）

【課題】金属膜をウエットエッチングする工程と、この後、この金属膜をドライエッチングする工程を有する場合において、ウエットエッチング工程において金属膜に形成された変質層の残渣に起因する以後の工程に与える悪影響及びデバイス特性に与える悪影響を軽減することができ、良質な半導体装置を安定的に製造することのできる半導体装置の製造方法等を提供する。
【解決手段】金属膜１０６をウエットエッチングした後、ｎ^＋ａ−Ｓｉ膜１０５、ａ−Ｓｉ膜１０４をドライエッチングする。次に、段状に形成されたレジストマスク１０７を途中までアッシングした後、変質層１０８を除去する変質層除去工程を行う。この後、金属膜１０６等をドライエッチングする。 （もっと読む）

【課題】マイクロローディングによる長時間のオーバーエッチングを要する、緊密に密集した領域と隙間のある（ｉｓｏ）領域との両方を有するフラッシュメモリを製造するのに特に有用な、ポリシリコン上の珪化タングステンをプラズマエッチングする方法を提供する。
【解決手段】ウェハにバイアスをかけることが、オーバーエッチングにおいて低減される。主なエッチングガスは、ＮＦ_３及びＣｌ_２を含む。アルゴンが、密集／ｉｓｏ接触部分でのアンダーカットを防止するために添加される。酸素及び窒素は、エッチングの選択比を増大させ、エッチングプロファイルの歪みを取り除くために、如何なる露出したシリコンも酸化させる。ＳｉＣｌ_４は、付加的な選択比のために添加されることが可能である。 （もっと読む）