【課題】ゲートリーク電流の発生や短絡等のような特性の劣化が抑制された半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、位相シフタを備える露光用マスクを用いてレジスト膜を露光現像することにより、前記レジスト膜をパターニングする工程と、第２レジスト膜１１８をマスクとし第２の膜（シリコン酸化膜１０８）をエッチングストッパとして第３の膜（多結晶シリコン膜）を選択的にドライエッチングし、第３の膜を第１のパターンに加工する工程と、前記第２の膜をエッチングストッパとして第３の膜（多結晶シリコン膜１１０ａ）をさらにドライエッチングし、前記第３の膜の一部を除去して前記第３の膜を第２のパターンに加工する工程と、前記第２のパターンに加工された第３の膜（多結晶シリコン膜１１０ｂ）をマスクとして用いる工程と、を含む。 （もっと読む）

【課題】導電体と電気的に接続される配線パターンを備えた半導体装置の製造方法に関し、接続孔の形状ばらつきを抑制すると共に、製造コストを低減することのできる半導体装置の製造方法を提供する。
【解決手段】第１の開口部を有するレジスト膜２４をマスクとする異方性ドライエッチングにより、絶縁膜１３に凹部を形成し、その後、第１の開口部の側壁を形成するレジスト膜２４を後退させて、第１の開口部よりも直径の大きい第２の開口部２７を形成し、続いて、第２の開口部２７が形成されたレジスト膜２４をマスクとする異方性ドライエッチングにより、拡散層が露出するまで絶縁膜１３をエッチングして、接続孔を形成する。 （もっと読む）

【課題】ＴＦＴ基板に形成する薄膜トランジスタのゲート絶縁膜を高誘電率材料を用いた厚膜とし、かつ十分なイオンをドーピングする。
【解決手段】膜厚が厚い高誘電率材料からなるゲート絶縁膜３にコンタクトホール７ａを形成した後でイオンドーピングしてｎ⁺領域７を形成する。 （もっと読む）

【課題】本発明は、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１００の表面部分において選択的に形成された溝１４０と、溝１４０を埋め込むように形成され、酸素のシリコンに対する比率が２以下になるように形成されたシリコン酸化膜１７０を少なくとも１つ含む複数の膜１６０、１７０とを備える。 （もっと読む）

【課題】Ｐチャネル電界効果トランジスタとＮチャネル電界効果トランジスタとを有し、これらの電界効果トランジスタの高性能化を図り易い半導体装置の製造方法を得ること。
【解決手段】形成しようとする電界効果トランジスタ毎に、ゲート絶縁膜１１，２１とポリシリコン電極６３ａ，６３ｂとキャップ膜６５ａ，６５ｂとがこの順で積層された積層体を半導体基板１０上に形成した後、各ポリシリコン電極の線幅方向両側面に直接、またはオフセットスペーサ膜１５，２５を介してサイドウォールスペーサ１７，２７を形成し、各キャップ膜の上面を含む平面に上面が位置する層間絶縁膜７３ａを形成してからこれらのキャップ膜を除去して各ポリシリコン電極の上面を露出させ、その上に第１金属層７５ａまたは第２金属層７９を形成した後に該金属層によりその下のポリシリコン電極全体をシリサイド化して、互いに異なる金属のシリサイドからなるゲート電極を形成する。 （もっと読む）

基板に電気化学エッチングまたは電気めっきを施すことにより多層構造を形成する方法。基板上にシード層を形成し、その上に主電極を形成する。主電極は、基板から複数の電気化学セルを形成するためのパターン層を有する。電圧が印加され、シード層がエッチングされて、またはシード層に材料がめっきされて形成された構造（８）の間に誘電体（９）が堆積される。誘電体層は下層構造を露出するために平坦化され、別の構造層が第１の構造層上に形成される。または、誘電体層は２層の厚さで形成され、下層構造の上端部を選択的に露出するために選択的にエッチングされる。また、複数の構造層を１工程で形成しても良い。 （もっと読む）

【課題】ポリメタル（高融点金属膜／バリア層／多結晶シリコン膜）を使用するゲート加工プロセスにおいて、ゲートパターニング後のライト酸化処理時に金属膜が酸化されるのを防止すると共に、ゲート側壁端部における酸化膜形成の再現性および酸化膜厚の均一性を制御可能とする。
【解決手段】ゲート酸化膜を形成した半導体ウエハ１Ａ上にポリメタル構造のゲート電極を形成した後、水素と、触媒作用によって水素および酸素から生成した水蒸気とを含み、かつ実質的に水素ラジカルを含まず、水蒸気の分圧が水素の分圧よりも低いガス雰囲気中で多結晶シリコン膜を選択的に熱酸化する工程とを有し、上記熱酸化工程は、酸化炉１００とこの酸化炉１００に接続された触媒方式のガス生成装置１４０に酸素および水素を導入し、ガス生成装置１４０から酸化炉１００に水素と水蒸気を導入して行い、ガス生成装置１４０への水素の導入を開始した後に酸素の導入を開始する。 （もっと読む）

【課題】仕事関数の調整された複数ゲート電極を形成するための製造方法を提供する。
【解決手段】相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、第１のパラメータを有する少なくとも２つの第１のゲート電極１２０を備えたＰＭＯＳトランジスタと、上記第１のパラメータとは異なる第２のパラメータを有する少なくとも２つの第２のゲート電極１２０を備えたＮＭＯＳトランジスタと、を有している。上記第１のパラメータおよび上記第２のパラメータは、上記ＰＭＯＳおよびＮＭＯＳトランジスタの上記ゲート電極材料の厚さ、またはドーパントプロファイルを含んでいる。上記少なくとも２つの第１のゲート電極および上記少なくとも２つの第２のゲート電極の上記第１および第２のパラメータは、それぞれ、上記ＰＭＯＳおよびＮＭＯＳトランジスタの仕事関数を規定する。 （もっと読む）

【課題】ゲート電極膜とマスク材との界面での剥がれを防止する半導体装置およびその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１）と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極膜（１０）と、前記ゲート電極膜上に形成された絶縁膜（５）と、を備え、前記絶縁膜を構成するシリコンである第一の元素と第二の元素との組成比が膜厚方向に連続的または不連続に変化している。 （もっと読む）

【課題】半導体装置の生産性および製品の歩留まりが向上する半導体装置の製造方法を提供する。
【解決手段】本発明によれば、フォトマスクとして、マスクパターンを分割して得られる第１矩形パターン１０４ａを有する第１フォトマスク１０６、および前記マスクパターンを分割して得られる第２矩形パターン１０４ｂを有する第２フォトマスク１０８を用いて半導体装置を製造する。半導体装置を製造する際には、第１フォトマスク１０６を用いて、半導体基板上の犠牲膜を第１矩形パターン１０４ａに加工する第１の工程、第２フォトマスク１０８を用いて、前記犠牲膜を第２矩形パターン１０４ｂに加工する第２の工程、および第１の矩形パターン１０４ａおよび第２の矩形パターン１０４ｂに加工された前記犠牲膜をマスクとして、半導体基板上に形成された膜をエッチングする第３の工程、を含む。 （もっと読む）

【課題】自然酸化を防止して電気的な特性を向上させた薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネルを提供する。
【解決手段】薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極、ドレイン電極、及びバッファ層を含む。ゲート電極はベース基板上に形成される。アクティブ層はゲート電極をカバーするようにゲート電極の上部に形成される。ソース電極及びドレイン電極はアクティブ層の上部に所定の間隔で離隔されて形成される。バッファ層は、アクティブ層とソース電極及びドレイン電極との間にそれぞれ形成され、厚さによって連続的に変動する含有量比を有する複数の物質からなる。ソース電極及びドレイン電極とアクティブ層との間にバッファ層が形成されることによって、酸化による接触抵抗が増加することを防止することができ、薄膜トランジスタの電気的な特性を向上させることができる。 （もっと読む）

【課題】高精度なパターン形成を行なうことが可能となる半導体装置の製造方法を提供する。
【解決手段】基板１の主表面上に絶縁膜７を形成する。絶縁膜７上に導電膜８を形成し、該導電膜８上に下層レジスト膜９、中間層１０、反射防止膜１１および上層レジスト膜を形成する。この上層レジスト膜の高さを検出することで露光時の焦点位置を検出する。露光時の焦点位置を検出するに際し、焦点検出光を上層レジスト膜に照射する。焦点位置を検出した後、上層レジスト膜を露光、現像し、レジストパターン１２ａを形成する。レジストパターン１２ａをマスクとして中間層１０と反射防止膜１１をパターニングし、下層レジスト膜９を現像する。これらのパターンをマスクとして導電膜８をエッチングし、ゲート電極を形成する。 （もっと読む）

【課題】ポリメタル構造のゲート電極の形成に際して、バーズピーク酸化層を適度な膜厚に形成しつつ、バーズピーク酸化層の端部の尖りを抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１の表面にゲート絶縁膜１５ａを形成する工程と、ゲート絶縁膜上に、ポリシリコン層１６及びタングステン層１７を順次に堆積する工程と、ポリシリコン層１６及びタングステン層１７をパターニングする工程と、水及び水素を含む酸化性雰囲気中でポリシリコン層１６を酸化する熱酸化工程とをこの順に有する。熱酸化工程は、基板表面温度を８５０℃以上とし、水分濃度が７％以上で２０％以下の雰囲気下で行う。 （もっと読む）

【課題】微細化に伴う浮遊ゲート（ＦＧ）電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを実現すること。
【解決手段】チャネル幅方向において、ＦＧ電極幅は、メモリセル高さ方向に変化し、かつ、ＦＧ電極底面よりも上の領域とＦＧ電極上面よりも下の領域の間で最小となり、チャネル幅方向において、素子分離絶縁膜上面が半導体基板表面よりも高くかつ、ＦＧ電極上面よりも低く、チャネル幅方向において、素子分離絶縁膜上面とＦＧ電極とが接する位置から下方に向かって、ＦＧ電極は幅が増加する部分を有し、チャネル幅方向において、電極間絶縁膜は素子分離絶縁膜よりも上の部分のＦＧ電極側面上にも設けられ、チャネル幅方向において、制御ゲート電極は隣接する二つのＦＧ電極間が埋め込まれるように、ＦＧ電極側面上の電極間絶縁膜上にも設けられ、チャネル長方向において、隣接する二つのメモリセルのＦＧ電極は層間絶縁膜を介して対向している。 （もっと読む）

【課題】ニッケルシリサイドのパターニングを精度よく行なうことのできる半導体装置の製造方法と半導体装置を提供する。
【解決手段】半導体基板１の主表面に絶縁膜、ポリシリコン膜およびニッケル層が形成される。ランプアニール処理を施すことにより、ニッケルシリサイド層が形成され、未反応のニッケル層が除去されて、ニッケルシリサイド層上にハードマスク９が形成される。ハードマスク９をマスクとして、ＮＨ₃とＣＯとを含むガスを用いた異方性のプラズマエッチングと、Ｃｌ₂ガスを用いた異方性のプラズマエッチングとを交互に行なうことによって、ゲート電極となるニッケルシリサイド層８ａおよびポリシリコン膜５ａが形成される。その後、ソース・ドレイン領域が形成され、そのソース・ドレイン領域にニッケルシリサイド層がそれぞれ形成される。 （もっと読む）

【課題】 デバイス密度を増加させるために、Ｓ／Ｄコンタクト・ホールが、トランジスタ構造体のゲートに近接して形成されるが、ゲートから電気的に絶縁された、トランジスタ構造体（及びその製造方法）を提供すること。
【解決手段】 構造体、及びその製造方法である。この構造体は、（ａ）第１のＳ／Ｄ領域と第２のＳ／Ｄ領域との間に配置されたチャネル領域と、（ｂ）チャネル領域上のゲート誘電体領域と、（ｃ）ゲート誘電体領域上にあり、かつ、ゲート誘電体領域によりチャネル領域から電気的に絶縁されたゲート領域と、（ｄ）ゲート領域上の保護アンブレラ領域であって、保護アンブレラ領域は第１の誘電体材料を含み、ゲート領域が完全に保護アンブレラ領域の影の中にある、保護アンブレラ領域と、（ｅ）（ｉ）第２のＳ／Ｄ領域の真上にあり、これと電気的に接続され、かつ、（ｉｉ）保護アンブレラ領域のエッジと位置合わせされた充填されたコンタクト・ホールであって、コンタクト・ホールは、第１の誘電体材料とは異なる第２の誘電体材料を含む層間誘電体（ＩＬＤ）層によってゲート領域から物理的に分離された充填されたコンタクト・ホールと、を含む。 （もっと読む）

【課題】 より緻密でかつ密着性の良い拡散防止層を形成し、拡散防止層を構成する金属元素が他の層に拡散することを防止したパターン形成方法、薄膜トランジスタ、及び電子機器を提供する。
【解決手段】 基板Ｐ上に隔壁３０を形成する隔壁形成工程と、隔壁３０に囲まれたパターン形成領域に導電層８０を形成する導電層形成工程と、導電層８０を含む隔壁３０上に、無電解めっき法により拡散防止材料８２ａを配置する拡散防止材料配置工程と、拡散防止材料８２ａ上に無機材料からなるマスクパターン３６を形成するマスクパターン形成工程と、マスクパターン３６を用いて拡散防止材料８２ａをパターニングし、導電層８０上に拡散防止層８２を形成する拡散防止層形成工程とを有する。 （もっと読む）

半導体構造体１０は記憶領域３４と論理領域３６とを有する基板１２を含む。第一のｐ型デバイスは記憶領域３４に形成され、第二のｐ型デバイスは論理領域３６に形成される。第一のｐ型デバイスの半導体ゲートの少なくとも一部は第二のｐ型デバイスの半導体ゲートの少なくとも一部よりもより低いｐ型ドーパント濃度を有する。第一及び第二のｐ型デバイスの半導体ゲートの各々は、ゼロではないｐ型ドーパント濃度を有する。
（もっと読む）

金層(20)が金酸化物マスク(30)でパターニングされる。前記マスクは、酸によってパターニングされ、好適にはマイクロコンタクトプリントによってパターニングされる。金酸化物マスク(30)は、金層(20)用のアルカリエッチング溶液中で安定である。金酸化物マスク(30)は、再曝露可能な金パッド(20)を形成するように維持されて良い。
（もっと読む）

【課題】シリコン窒化膜が半導体基板に近接しないようにした半導体集積回路装置と、コンタクトホールの加工を容易にする半導体集積回路装置の製造方法を提供する。
【解決手段】素子分離領域４に囲まれたシリコン基板２１上に、シリコン窒化膜をエッチングストッパーとして用いた自己整合コンタクトプロセスによって形成されたコンタクトホールに埋め込まれ、拡散層２，３に電気的に接続されたコンタクトプラグ３３を有する半導体集積回路装置であって、前記拡散層２、３の露出面に選択エピタキシャル成長により形成された、各ゲート絶縁膜２２の前記拡散層側端部と接するシリコン層２８を形成し、各ゲート電極２２と前記シリコン層２８との間にシリコン酸窒化膜またはシリコン酸化膜からなる絶縁膜２７’が前記ゲート絶縁膜２２に接して埋め込まれており、シリコン窒化膜２６，２９’，３２が絶縁膜２７’によりシリコン基板２１と隔離されている。 （もっと読む）