説明

Fターム[4M104FF18]の内容

半導体の電極 (138,591) | 構造 (12,435) | 多層構造 (5,737) | バリア層を含むもの (2,155) | 金属化合物層 (1,113)

Fターム[4M104FF18]に分類される特許

401 - 420 / 1,113


【課題】加工精度を改善し、かつ厚い配線を得るための半導体装置の製造方法を提供することを課題とする。
【解決手段】絶縁性基板上に形成された導電性膜上に配線形成領域を覆う第1のフォトレジストパターンを形成する工程と、前記第1のフォトレジストパターンをマスクとする異方性エッチングにより前記導電性膜の上部を除去することで第1溝を形成する工程と、前記第1のフォトレジストパターンを除去した後、前記第1溝の底部の少なくとも一部が露出した開口を有する第2のフォトレジストパターンを形成する工程と、前記第2のフォトレジストパターンをマスクとする異方性エッチングにより前記第1溝の底部に露出する前記導電性膜の下部を少なくとも除去することで第2溝を形成する工程を備えることで、前記第1溝と第2溝に由来する配線分離溝と、前記配線分離溝により分離された配線とを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 (もっと読む)


【解決手段】
コンタクト要素がハードマスク(233)に基いて形成されてよく、ハードマスク(233)は、第1のレジストマスク(210)に基いて及び第2のレジストマスク(211)に基いて、コンタクト要素の最終的な設計寸法を代表し得る適切な交差区域(234)を画定するようにパターニングされてよい。その結果、横方向寸法の少なくとも一方は2つのレジストマスクの各々における非臨界的寸法として選択され得るので、それほど制限的ではない制約を伴うフォトリソグラフィプロセスに基いてレジストマスクの各々を形成することができる。 (もっと読む)


【課題】金属材料からなるソース電極及びドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つである。
【解決手段】酸化物半導体膜とソース電極及びドレイン電極の間に1nm以上10nm以下のサイズの結晶粒を有し、チャネル形成領域となる酸化物半導体膜よりキャリア濃度が高い酸素欠乏酸化物半導体層を設ける。 (もっと読む)


【課題】p−i−n接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法を提供する。
【解決手段】n型炭化珪素半導体基板上に設けられたn型エピタキシャル炭化珪素半導体層表面の一部領域にp型不純物をイオン注入し、p型不純物領域を形成する工程と、n型エピタキシャル炭化珪素半導体層表面に、n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層を堆積する工程と、第1の金属層上にアルミニウムを含有する第2の金属層を堆積する工程と、第2の金属層を堆積する工程の後に熱処理する工程とを有し、熱処理により第2の金属層に含有されるアルミニウムを選択的に前記p型不純物領域に拡散させることを特徴とする半導体装置の製造方法。 (もっと読む)


【課題】ゲート絶縁膜破壊が抑制された半導体装置を提供する。
【解決手段】ゲート電極給電用シリコンピラー5の表面を覆うゲート電極8と重なる位置に設けられたコンタクトホール13を備え、コンタクトホール13には、コンタクトホール13の底部から少なくともゲート電極8の上面よりも上方まで充填されたゲートリフトポリシリコン14と、ゲートリフトポリシリコン14上に配置されたゲートコンタクト15とが設けられていることを特徴とする半導体装置を採用する。 (もっと読む)


【課題】周辺表面を汚染もしくは乱さずに、スパッタリングした銅シード層を堆積させて、所望の形状に刻設する方法を提供する。
【解決手段】底部516と、側壁514と、上側開口526とを有する複数の凹状のデバイス特徴を含む基板上に銅シード層を堆積させる方法であって、a)基板表面からのスパッタリングを引き起こす態様において前記凹状のデバイス特徴の基板表面に衝突することなく前記銅シード層の第1の部分を前記基板上にスパッタ堆積するステップと、b)前記銅シード層の第2の部分を前記基板上にスパッタ堆積すると同時に、銅シード層の前記第1の部分の少なくとも一部を、前記複数の凹状のデバイス特徴のそれぞれの底部から対応する側壁へと再配分するステップと、を備える。 (もっと読む)


【課題】酸化物半導体層を有する薄膜トランジスタにおいて、水分などの不純物を混入させずに良好な界面特性を提供することを課題の一つとする。電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案することを課題とする。
【解決手段】ゲート絶縁層表面に酸素ラジカル処理を行うことを要旨とする。よってゲート絶縁層と半導体層との界面に酸素濃度のピークを有し、かつゲート絶縁層の酸素濃度は濃度勾配を有し、その酸素濃度はゲート絶縁層と半導体層との界面に近づくにつれて増加する。 (もっと読む)


【課題】電極上に膜(水素バリア膜、バリアメタル)が形成される場合に、電極上での膜のカバレッジ不良の発生を防止することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体装置1では、強誘電体膜13上に、強誘電体膜13に接する電極下層15とこの電極下層15上に積層される電極上層16との積層構造を有する上部電極14が積層されている。そして、電極上層16の上面は、平坦化により、強誘電体膜13の表面モホロジーと無関係な平坦面となっている。したがって、電極上層16上で水素バリア膜17およびバリアメタル28をほぼ均一な厚さに形成することができ、上部電極14上での膜のカバレッジ不良の発生を防止することができる。 (もっと読む)


【課題】ゲート間のピッチが狭い場合における短チャネル効果の劣化を抑制する。
【解決手段】基板上に、第1ゲートと、第1ゲートに隣接する第2ゲートを形成する工程、第1ゲートの側壁に第1サイドウォールを、第2ゲートの側壁に第2サイドウォールを形成する工程、第1ゲート、第1サイドウォール、第2ゲート、第2サイドウォールをマスクとして、基板に第1不純物の注入を行う工程、全面に絶縁膜を堆積した後、絶縁膜をエッチングして、第1サイドウォールの側面に第3サイドウォールを、第2サイドウォールの側面に第4サイドウォールを、第1ゲートと第2ゲートの間において第3サイドウォールと第4サイドウォールとが接触するように形成する工程、第1ゲート、第1及び第3サイドウォール、第2ゲート、第2及び第4サイドウォールをマスクとして、基板に第2不純物の注入を行う工程、第3及び第4サイドウォールを除去する工程、を有する。 (もっと読む)


【課題】 薄膜トランジスタの特性を良好にすると同時に、蓄積容量部に形成される金属−絶縁体−半導体構造(MIS構造)を解消しキャパシタの値を安定化させることで、フォトマスク工程数を削減しても高い性能を維持できる薄膜トランジスタ及びそれを用いた表示装置を提供する。
【解決手段】 4回以下のフォトマスク工程数で作製される薄膜トランジスタ部216と、蓄積容量部217とを有する薄膜トランジスタアレイ基板において、チャンネルの形成に寄与しない活性半導体層をシリサイド化する。 (もっと読む)


【課題】オフセットスペーサが除去されることを防止する。
【解決手段】第1導電型の半導体領域10x上に形成されたゲート絶縁膜13Aと、ゲート絶縁膜上に形成されたゲート電極15Aと、ゲート電極の側面上に形成されたオフセットスペーサ17Aと、ゲート電極の側面上にオフセットスペーサを介して形成された断面形状がL字状の内側サイドウォール19と、ゲート電極15A、オフセットスペーサ17A、内側サイドウォール19、及び半導体領域10xにおける内側サイドウォール19の外側方に位置する領域を覆うように形成された絶縁膜24とを備え、オフセットスペーサ17Aは、ゲート電極の側面上に形成された内側オフセットスペーサ16と、ゲート電極の側面上に内側オフセットスペーサ16を覆うように形成された外側オフセットスペーサ17とを有し、外側オフセットスペーサは、内側オフセットスペーサの上端及び外側面に接して形成されている。 (もっと読む)


本明細書で述べられる実施形態は、無拡散アニールプロセスを使用して金属シリサイド層を形成する方法を包含する。一実施形態では、基板上に金属シリサイド材料を形成するための方法が、提供される。その方法は、基板のシリコン含有表面を覆って金属材料を堆積させるステップと、金属材料を覆って金属窒化物材料を堆積させるステップと、金属窒化物材料を覆って金属接点材料を堆積させるステップと、基板を無拡散アニールプロセスにさらして金属シリサイド材料を形成するステップとを含む。無拡散アニールプロセスの短い時間枠は、窒素がシリコン含有界面に拡散して窒化シリコンを形成する時間を低減し、それ故に界面抵抗を最小限にする。
(もっと読む)


【課題】半導体装置の金属配線として用いられる銅層が塊状になるのを抑え、さらに拡散バリア層との密着性を向上させるため、改良された付着方法、又はメタライゼーション方法を提供する。
【解決手段】銅シード層とバリア層の間に密着促進層を被着する。コンピュータを用いたシミュレーションで銅膜の塊状化が起こる状況および銅層の密着性に関する評価を行い、密着促進層材料にクロム合金を用いることで、銅膜の密着性を著しく高める。さらにポリデンテートβ−ケトイミネートのクロム含有錯体を密着促進層材料のクロム合金を作るためのクロム含有前駆物質とする。 (もっと読む)


【課題】本発明は、弊害なく半導体装置の高耐圧化、耐圧安定化、電極の電位安定化、耐圧保持領域のシュリンクなどに活用される半絶縁性膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】
半導体基板表面にP型領域を形成する工程と、該P型領域上にAl電極を形成する工程と、該Al電極と接し、Alと比較してSiと反応しづらい物質からなる層間膜を形成する工程と、該層間膜上にSiを含有する半絶縁性膜を形成する工程とを備えることを特徴とする。 (もっと読む)


【課題】良好な形状制御性を確保しつつ、銅配線層の酸化および銅の拡散を抑制できる配線を提供する。
【解決手段】金属拡散防止膜51上に形成したシード層52を、レジストを用いて選択的に除去する。レジストを除去した後、シード層52を覆って無電解めっき法により銅配線層53と、銅配線層53上に位置するメタルマスク層54とを形成する。メタルマスク層54を用いて金属拡散防止膜51を選択的に除去する。良好な形状制御性を確保しつつ、金属拡散防止膜51の形成時のエッチングなどによる銅配線層53の表面荒れなどを防止して、銅配線層53の酸化および銅の拡散を抑制できる。 (もっと読む)


【課題】
DRAMの容量を安定化し、メモリセル部と周辺回路部の高低差を小さくして平坦化を容易にする。
【解決手段】
メモリセルトランジスタ上の第1の絶縁膜に第1のコンタクトプラグを埋め込み、エッチング特性の異なる第2、第3の絶縁膜を形成し、第3、第2の絶縁層を貫くコンタクト窓を形成し、シリンダ型蓄積電極を形成し、第2の絶縁膜をエッチングストッパとして第3の絶縁膜を除去し、キャパシタ絶縁膜、導電膜を形成し、パターニングして対向電極を形成し、対向電極に合わせて第2の絶縁膜も除去してメモリセルを形成し、周縁領域において第1の絶縁膜の上に導電膜、絶縁膜を形成し、第2のコンタクトプラグを埋め込む。第2の絶縁膜端部は、第2のコンタクトプラグに接しない。 (もっと読む)


【課題】配線の高抵抗化を抑制可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板10の表面に設けられ、上面がほぼ同一平面をなすメモリセル部6の不純物拡散層11a及び周辺回路部7の不純物拡散層11bと、不純物拡散層11a、11bの上面を被うように形成さられた膜厚がほぼ一定の絶縁膜12、14と、絶縁膜12、14内に形成され、不純物拡散層11aと接続されたメタルプラグ13aと、絶縁膜12の内に形成され、メタルプラグ13aより短く形成され、不純物拡散層11bと接続されたメタルプラグ13bと、メタルプラグ13aの上端部と接続され、上面が絶縁膜14と面一に埋め込まれたメタル配線15aと、メタルプラグ13bの上端部と接続され、上面が絶縁膜14と面一に埋め込まれたメタル配線15bとを備えている。 (もっと読む)


【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板1上に強誘電体キャパシタ37を形成する際、下部電極膜25の上に、アモルファス又は微結晶の酸化導電膜26を形成する。酸化導電膜26を熱処理により結晶化した後、強誘電体膜27の初期層27Aの形成時に酸化導電膜26を還元することにより、結晶粒が小さく且つ配向が整った第2の導電膜26Aを形成する。強誘電体膜27は、MOCVD法により形成し、その初期層27Aは第2の導電膜26Aの結晶配向に倣って成長する。これにより、強誘電体膜27の表面モフォロジが良好になる。 (もっと読む)


【課題】半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、アモルファス・シリコンなどの半導体層とパッシベーション層に挟持されたソース電極あるいはドレイン電極が安定なオーミック接合性を有するTFT構造からなる液晶表示装置を提供する。
【解決手段】液晶表示装置を構成するTFT基板上のTFT電極において、ソース電極352あるいはドレイン電極353が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物46からなることを特徴とする。さらに、前記TFT電極において、半導体層45あるいは画素電極34と、前記ソース電極352あるいはドレイン電極353とが、オーミック接合していることを特徴とする。 (もっと読む)


【課題】均一な厚さの金属シリサイド膜からなるゲート電極を備える半導体装置及びその製造方法を提供すること。
【解決手段】本発明の半導体装置及びその製造方法は、基板上に絶縁膜を形成するステップと、前記絶縁膜上に金属の拡散を防止する拡散防止膜を形成するステップと、前記拡散防止膜上にゲート電極用膜を形成するステップと、前記ゲート電極用膜上に金属膜を形成するステップと、前記金属膜を含む結果物に対して熱処理工程を行うことにより、均一な厚さの金属シリサイド膜を形成するステップと、を含む。 (もっと読む)


401 - 420 / 1,113