【課題】ピンホール検査の検査精度を維持するために行う画像検査装置の校正に用いる校正用サンプルウエーハにおいて、表面にハードレーザーマークを施すことで、効率的に校正を行うことができる校正用サンプルウエーハを提供する。
【解決手段】シリコンウエーハのピンホール欠陥を画像処理により検査する画像検査装置の校正に用いる校正用サンプルウエーハであって、校正用サンプルウエーハの表面にハードレーザーマークが施されたものであることを特徴とする画像検査装置の校正用サンプルウエーハである。 （もっと読む）

【課題】規格外の配線パターンを備える半導体装置についても、正確な信頼性の評価が可能なＴＥＧパターンおよびそれを用いた半導体装置の信頼性評価方法を提供する。
【解決手段】本発明のＴＥＧパターンは、第１配線１２と、第２配線１４と、第１配線１２および第２配線１４の間に形成された絶縁領域１５とを備え、絶縁領域１５は、第１配線１２と第２配線１４とが対向する方向と直交する方向に、直線状に形成された第１配線１２および第２配線１４が存在しない領域であり、第１配線１２と第２配線１４との間に電圧を印加することにより、第１配線１２および第２配線１４の少なくとも一方に電界集中点が形成される。 （もっと読む）

【課題】 試料の作製が容易であり、高価な装置を必要としない不純物の拡散深さ測定方法を提供する。
【解決手段】 ｐ型の半導体基板２に複数個のｎ型の不純物を含む複数個の半導体コラム１０ａ〜１０ｅが形成されている試料１００を用意する。隣接するコラム同士は絶縁壁４で絶縁されている。半導体コラム１０ａ〜１０ｅの他方側の面１０ｔは階段状をなしている。次に、半導体コラム１０ａ〜１０ｅの一方側の面１０ｓに同一条件でｐ型の不純物を注入して熱処理する。ｐ型の不純物の拡散深さよりも長い半導体コラム１０ａ〜１０ｃにはｐｎ接合６ｓが形成される。次に、熱処理後の各半導体コラム１０ａ〜１０ｅの長さ方向の抵抗値を計測する。次に、抵抗値の計測結果から、半導体コラム１０ａ〜１０ｅについてｐｎ接合６ｓの有無を判断し、半導体コラムの高さから拡散深さを測定する。 （もっと読む）

【課題】半導体ウェーハの結晶評価を行なうのに適した技術に関し、半導体ウェーハの製造を簡素化して、製造時間の短縮や製造コストの削減を促進することができるようにし、さらには、評価にかかる時間及びコストを低減することができるようにする。
【解決手段】単結晶インゴットの結晶欠陥を評価するための評価用ウェーハを製造する、半導体ウェーハの製造方法において、単結晶インゴットからウェーハをスライスするスライス工程（Ｓ１０）と、スライス工程（Ｓ１０）でスライスされたウェーハを回転させ、回転状態のウェーハの表面にエッチング液を噴射してウェーハの表面をエッチングする枚葉エッチング工程（Ｓ２０）とを備える。 （もっと読む）

【課題】パターンの３次元形状を大気圧下にて非破壊、非接触、高いスループットをもって高精度に測定することができ、高精度な形状寸法管理がなされた半導体装置およびその製造方法を提供する。
【解決手段】チップ形成領域１０２内の複数の検査領域に検査用パターンを形成する加工工程１８１と、検査工程とを含み、検査用パターンが、第１検査領域１０３ａに形成された繰り返しパターン１１２と、第２検査領域１０３ｂに形成された一様なパターン１１３とを有し、検査工程が、３次元のパターン形状を測定可能な光学的測定法を用いて、第１検査領域１０３ａにおける繰り返しパターン１１２のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法を用いて、第２検査領域１０３ｂにおける一様なパターン１１３の膜厚を測定する第２検査とを含むパターン検査工程を少なくとも有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】大規模な被測定トランジスタの特性を高精度に測定する。
【解決手段】ｎ行ｍ列（ｎ、ｍは正の整数）のマトリクス状に配列されていると共に被測定トランジスタを有するｎ×ｍ個の評価セルと、前記被測定トランジスタ用のソース電圧を供給するための主ソース電源線と、各行または各列毎に設けられ、当該各行または各列に属する評価セルの被測定トランジスタにソース電圧を供給するための副ソース電源線と、各行毎に設けられ、各行に属する評価セルを選択するための行選択信号の供給用の行選択線と、各列毎に設けられ、各列に属する評価セルを選択するための列選択信号の供給用の列選択線と、前記副ソース電源線に対応して設けられ、当該副ソース電源線と同一の行に属する行選択信号または列に属する列選択信号に応じて、当該副ソース電源線と前記主ソース電源線との接続／非接続を切り替えるソース電源線切替回路とを備える。 （もっと読む）

【課題】半導体装置の面積の増大を抑制する。
【解決手段】第１の電源ライン１および第２の電源ライン２には、外部から正負の電圧が供給される。論理回路３は、所定の演算を行う回路であり、第１の電源ライン１および第２の電源ライン２から供給される電源によって動作する。スイッチ４は、第１の電源ライン１から論理回路３への電源の供給をオン・オフする。電源供給手段５は、スイッチ４と並列に接続され、第１の電源ライン１の電源を論理回路３に供給する。電源供給手段５は、切断可能であり、電源供給手段５を切断することにより、電源供給手段５による第１の電源ライン１から論理回路３への電源供給をオフする。 （もっと読む）

【課題】非破壊で迅速にトレンチ形状の仕上がりを検査することができる、半導体装置製造用基板、半導体装置、および半導体装置の製造方法を提供する
【解決手段】ウエハは、有効領域と、無効領域とを備えている。有効領域は、第１溝部を有する半導体素子を含んでいる。無効領域は、有効領域の周りに設けられ、ダイシングにより切断される位置を含んでいる。この無効領域は、不純物層６０と、第１半導体層５１と、第２溝部Ｔ２とを含んでいる。不純物層６０は第１導電型を有している。第１半導体層５１は、不純物層６０上に設けられ、第１導電型と異なる第２導電型を有している。第２溝部Ｔ２は、第１溝部と同時に形成され、厚み方向に第１半導体層５１を貫通し、平面パターンにおいて第１半導体層５１に囲まれている。 （もっと読む）

【課題】測定対象デバイスを多数個・高集積に配置し、かつリーク電流からＯＮ電流まで極めて広い電流レンジで測定可能であり、さらに測定デバイスへの印加電圧を広範囲に設定できる半導体装置を提供する。
【解決手段】半導体基板上に集積された複数個の被測定デバイスの電気特性を測定する半導体装置であって、一方の入出力端子を被測定デバイスに接続し、他方の入出力端子を測定端子としたパストランジスタと、パストランジスタの制御端子に接続された選択信号線と、パストランジスタのウェル端子に接続され、かつ測定端子に与えられた電位と等しい電位に設定されるようにしたウェル電位制御信号線とを有し、複数の被測定デバイスごとに設けられた測定端子同士が共通のパッドに接続され引き出されることを特徴とした。 （もっと読む）

【課題】観察者が論理情報提供者と常に連携することなく優れた作業効率をもって電子デバイスにおける不良箇所を特定するに際して、解析対象物に関する各種情報を認識したり解析対象物上の平坦性を確認したりするための指標体を設けてもその配置位置の制限が緩和され、しかも面積を増加させることなく、更には解析対象物の表面出し作業に際して平坦性を容易且つ確実に確認する。
【解決手段】指標体１０は、その直上に存する配線部２４下に位置整合するように（平坦視では配線部２４に内包されるように）、層間絶縁膜２１内で当該層間絶縁膜２１に非貫通で形成された窪み内に導電材料が充填されて形成されている。指標体１０は、その上部の配線部２４とは接続されているが、下部の配線部２４とは非接続とされている。指標体１０の直下の層間絶縁膜２２に設けられた配線部２４が解析対象物となる。 （もっと読む）

【課題】磁気抵抗効果素子のような微小な電流を流すだけで簡単に損傷してしまう微細な素子の抵抗特性等を評価する際に、素子を損傷させることなく、的確に特性を評価することができる微細素子の評価方法を提供する。
【解決手段】導電性を有する微細素子１０に電流を印加して微細素子の特性を評価する方法において、前記微細素子１０をレジスト１４により被覆する工程と、前記レジスト１４が被覆された微細素子１０に電流を印加し微細素子の特性を評価する工程とを備える。 （もっと読む）

【課題】パッドに対する配線の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針の作製の容易性及び隣接するプローブ針間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針とパッドとのショートを確実に防止して、信頼性の高い検査を行う方法の提供。
【解決手段】モニタ装置１０は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数のパッド１と、隣接するパッド１間の領域に配置された複数の素子３と、パッド１と素子３とを接続し、各パッド１を左右交互に迂回しながら一列方向に蛇行状に延在する配線２とを備えて構成される。 （もっと読む）

【課題】内部に機能素子が配置された減圧された空洞部を備えた電子部品の検査方法において、当該空洞部の減圧封止状態の検査・確認を製造プロセス途中において容易に行うことができる新規の検査方法を実現する。
【解決手段】本発明の電子部品の検査方法は、内部に機能素子１２が配置された減圧された第１の空洞部Ｃ１を備えた電子部品の検査方法であって、少なくとも前記第１の空洞部Ｃ１と共通する減圧封止工程で減圧された第２の空洞部Ｃ３、Ｃ４を予め形成し、前記第２の空洞部Ｃ３、Ｃ４を被覆する被覆部３２Ｃ、３３Ｃの撓み状況を外部より検出することを特徴とする。 （もっと読む）

【課題】内部に機能素子が配置された減圧された空洞部を備えた電子部品の検査方法において、当該空洞部の減圧封止状態の検査・確認を製造プロセス途中において容易に行うことができる新規の検査方法を実現する。
【解決手段】本発明の電子部品の検査方法は、内部に機能素子１２が配置された減圧された第１の空洞部Ｃ１を備えた電子部品の検査方法であって、少なくとも前記第１の空洞部と共通する減圧封止工程で減圧された第２の空洞部Ｃ２、Ｃ３、Ｃ４と、該第２の空洞部を被覆する被覆部３１Ｃ、３２Ｃ、３３Ｃに設けられた被覆電極３１、３２，３３，３４，３５，３６と、前記第２の空洞部の内部に配置された内部電極３７、３８、３９とを予め形成し、前記被覆電極と前記内部電極の間の電気的特性の測定により前記被覆部の撓み量を求めることを特徴とする。 （もっと読む）

【課題】ＩＣチップを基板上に実装し、エンジンの制御ユニット等の電子機器を製造する製造工程において、当該ＩＣチップで静電気放電による絶縁破壊が発生した場合に、その旨を高い確度で検出可能な静電気放電検出素子及び静電気放電検出方法を提供すること。
【解決手段】ＩＣチップをプリント基板上に実装し、エンジンの制御ユニットを製造する製造工程において当該ＩＣチップで静電気放電による絶縁破壊が発生した旨を検出するための静電気放電検出素子１である。この静電気放電検出素子１では、絶縁破壊が発生し易く、且つ、該絶縁破壊が発生した旨を絶縁抵抗試験器５等の機器を用いて確認可能な絶縁破壊部位を故意に設けている。 （もっと読む）

【課題】内部の配線を流れる電流の大きさを測定することができる集積回路装置を提供する。
【解決手段】集積回路装置１において、基板１１に３層の配線層を積層する。そして、最上層の配線層に、コ字形状の主配線３１を形成し、その下の２層の配線層に、配線とビアによりコイル３２、３３を形成する。すなわち、コイル３２、３３は主配線３１の下方に位置し、主配線３１に対して固定されている。コイル３２、３３の形状及び巻き方向は、相互に同一である。コイル３２は主配線３１の部分３１ａの直下域に配置し、コイル３３は部分３１ｂの直下域に配置する。そして、（端子Ｔ３→配線３５→コイル３３→配線３４→コイル３２→配線３６→端子Ｔ４）からなる電流経路を形成し、この電流経路に発生する起電力に基づいて、主配線３１に流れる電流の大きさを測定する。 （もっと読む）

【解決手段】基板の最表層に希土類酸化物層を有することを特徴とするウエハ。
【効果】本発明のウエハによれば、プラズマエッチング装置、プラズマ成膜装置のクリーニング、安定化時に半導体ウエハの減肉、パーティクル発生を防ぐことができ、膜硬度が高いため、ダミーウエハとして用いた場合、その寿命を向上させることができる。 （もっと読む）

【課題】
接着剤や溶着剤を用いることなく基板に配線を固定し、低反り測定用基板を作製する。
【解決手段】
測定用基板及び温度測定用基板は、基板に拡散防止層と第１の密着層と配線と第２の密着層と保護層とが積層されてなる。基板は半導体ウェーハと同じ材料で製造される。拡散防止層は配線の成分が基板内に拡散することを防止する機能を有する。第１の密着層は拡散防止層を介して基板に配線を密着させる機能を有する。配線は導電性を有する線材や箔材からなる。第２の密着層は配線と保護層とを密着させる機能を有する。保護層は配線を覆うことによって配線の酸化防止効果、外部との絶縁効果、傷防止効果を有する。 （もっと読む）

【解決手段】基板の最表層に希土類酸化物溶射膜を有することを特徴とするウエハの提供。
【効果】プラズマエッチング装置、プラズマ成膜装置のクリーニング、安定化時に半導体ウエハの減肉を防ぐことができ、膜硬度が高いため、ダミーウエハとして用いた場合、その寿命を向上させることができるウエハ。 （もっと読む）

【課題】複数のチップ領域の電気的特性を検査する工程を含む半導体装置の製造技術において、製造歩留まりを向上させる。
【解決手段】ウェハの主面に配列した複数のチップ領域の中から、基準チップ領域を選定し（工程１０１）、その後、複数のチップ領域に複数の半導体素子および配線を形成する工程１０２および工程１０３の際に、基準チップ領域における最上の配線である基準導体膜を、そのパターン形状が、他の複数のチップ領域における最上の配線のパターン形状と異なるようにして形成し、その後、基準チップ領域の位置を半導体基板上の基準アドレスとして特定し（工程１０４）、その基準アドレスをもとに他の複数のチップ領域にそれぞれアドレスを決め（工程１０５）、電気的特性を順に検査し（工程１０６）、複数のチップ領域を選別する（工程１０６）。 （もっと読む）