説明

Fターム[4M106AB17]の内容

半導体等の試験・測定 (39,904) | チェック素子の細部 (1,099) | 形成方法 (210)

Fターム[4M106AB17]に分類される特許

101 - 120 / 210


【課題】効率的な異物検査を可能にする半導体装置および半導体装置の製造方法を提供する。
【解決手段】例えば、メタル配線からなる櫛パターンLP1,LP2が互いに対向して配置され、LP1におけるメイン配線ML1の一端が電極パッドPDcomに接続され、LP2におけるメイン配線ML2の一端が電極パッドPDに、他端が電極パッドPD_GNDに接続されたようなTEGを半導体装置内に形成する。そして、このようなTEGを用いて異物検査を行う際、PD_GNDを基準としてPDに直流電圧Vdを印加し、PD_GNDとPDcomの間に電圧計Vを接続して検査を行い、その電圧値のアナログ的な大きさによって異物の位置を絞り込む。 (もっと読む)


【課題】FIB加工による薄板化を行うTEM用観察試料の作製において、FIB加工試料台への試料設置における試料表面の傾斜誤差を精度高く補正する。
【解決手段】観察を行う試料表面とその近傍の斜面部に、それぞれ直線状をなす目印があり、各部の目印の直線状位置関係に関し、一直線に繋がっていない場合、あるいは平行関係にない場合、FIB加工面は所定の位置から傾いており、試料台の回転機構などを用いて、前記関係が一直線に繋がるように調整することで、試料面の傾斜を補正する。 (もっと読む)


【課題】 非接触方式と接触方式とを混用して適用可能なテストパターンを提供することにある。また、前記のようなテストパターンを用いて欠陥をモニタリングする方法を提供することにある。
【解決手段】 半導体装置の欠陥を検査する装備の検査条件を設定するに用いられるテストパターン100は、正常パターン110、欠陥を有する非正常パターン120、及び前記正常パターン110と電気的に接続され、前記非正常パターン120からは電気的に分離された導電性ライン130を含む。したがって、一つのテストパターン100に非接触方式と接触方式と両方とも適用することができるようになる。 (もっと読む)


【課題】遷移領域における二次イオン質量分析装置の較正を可能とする、2〜5nmの深さに所定濃度の濃度ピークを有する較正用標準試料を提供する。
【解決手段】基板1表面から5〜10nmの深さに不純物原子濃度のピークを有する不純物原子のイオン注入層2を形成し、再結晶化熱処理によりイオン注入層2を再結晶化させる。再結晶化層4は基板1側から基板1表面へと形成される。このとき、再結晶化層4と非晶質のイオン注入層2との界面に不純物原子が集積し濃度ピークを形成する。この界面の位置は、熱処理条件等により容易に制御されるので、容易に浅い位置に濃度ピークを有する標準試料を製造することができる。 (もっと読む)


【課題】LCD製品に備わるドライバICの外観検査において、不良箇所の位置の特定に要する時間を短縮することのできる技術を提供する。
【解決手段】LCD製品に備わるドライバIC1Aの一部を構成する出力回路部5の長手方向の側縁部に沿って複数個の出力バンプ7を形成し、作業者が出力バンプ7の数を間違えることなく容易に数えることのできる個数置き、例えば10の倍数、20の倍数、25の倍数または50の倍数の出力バンプ7の個数置きに最上層配線と同一層からなる目印パターン8を配置し、目印パターン8を数えることによって外観不良9の位置を特定する。 (もっと読む)


【課題】モニタパッドの表面が低く形成されるため、上層の絶縁膜のCMP後の膜厚が素子形成領域とモニタ形成領域とで異なる。
【解決手段】半導体基板1上に第1の絶縁膜(3層目の絶縁膜)6を形成し、第1の絶縁膜6上に第2の絶縁膜(4層目の絶縁膜)7を形成し、第1の絶縁膜6に凹部(ダミーホール)8bを形成し、第2の絶縁膜7に配線用溝9を形成し、配線用溝よりもパターン幅の広いモニタ用溝10を凹部8bを含む領域に形成し、半導体基板1上にメッキ法により金属膜12を形成し、CMP法を用いて金属膜12を研磨して、配線用溝9内に配線12aを形成するとともに、モニタ用溝10内にモニタパッド12bを形成し、配線およびモニタパッドの上に第3の絶縁膜(5層目の絶縁膜)13を形成し、CMP法を用いて第3の絶縁膜を平坦化し、モニタパッド上の第3の絶縁膜の膜厚tbを測定する。 (もっと読む)


【課題】 半導体装置に設ける電子ビームテスティング用のテスト端子に対して、識別マークを設けて容易に特定することを可能にした半導体装置を提供する。
【解決手段】 複数の配線層が絶縁層を介して多層構造になっており、最上層には該配線層がビアを介して接続された電子ビームテスティング用のテスト端子5が設けられている半導体装置10において、該テスト端子5の近傍に該テスト端子5を識別する識別マーク6が設けられており、該識別マーク6が複数の識別パターン61をバーコード状に並設したものであるように構成する。 (もっと読む)


【課題】通常の半導体ウェハと同様に自動搬送装置により搬送することができて、半導体ウェハ処理時における温度を容易に且つ精密に測定できる半導体製造装置用温度測定具、その温度測定具を用いた半導体製造装置の温度測定方法、及びその温度測定具を用いて温度を測定する半導体製造装置を提供する。
【解決手段】温度測定具10は、シリコンウェハからなる基板11と、成膜法、フォトリソグラフィ法及びエッチング法を使用して形成された熱電対12と、基板11の縁部に配置されて熱電対12と接続されたクランプパッド(電極パッド)13とにより構成されている。半導体製造装置は、そのクランパーピン(固定具)をクランプパッド13に接触させて温度測定具10をウェハ搭載部に固定する。熱電対12の出力は、クランパーピンを介して外部に引き出される。 (もっと読む)


【課題】コンタクトホールの径を調べるための測長用モニターの信頼性を向上させることを目的とする。
【解決手段】半導体基板10に絶縁膜11を介して金属層6を設ける。当該金属層6は複数の列をなすようにして形成する。当該金属層6上を含めた半導体基板10の表面上にはSOG(Spin On Glass)膜13を含む層間絶縁膜15を形成する。隣り合う金属層6の間にスペースがあることから、当該スペースによって金属層6上のSOG膜13の厚みは従来の測長用モニターに比して薄く形成される。そして、金属層6上の層間絶縁膜15の膜圧をLSI内部の配線パターン上の層間絶縁膜と同等にすることができ、実際の配線パターン上のコンタクトホールと近い条件の測長用コンタクトホールが形成される。 (もっと読む)


【課題】
半導体基板標準サンプルについてTOF−SIMS測定によるイオン強度比と表面不純物濃度をそれぞれ測定して予め両者間の検量線を作成しておき、未知の半導体基板についてTOF−SIMS測定によるイオン強度比を求め、上記検量線から当該未知の半導体基板の不純物濃度を定量することができるようにした半導体基板表面の不純物定量方法を提供する。
【解決手段】
不純物をドープすることによって不純物濃度の異なるエピタキシャル層を成長させて半導体基板標準サンプルを作製し、前記半導体基板標準サンプルについてTOF−SIMSによりイオン強度比を測定し、前記不純物濃度とイオン強度比の測定値のグラフを描いて両者間の検量線を作成し、未知の半導体基板表面のTOF−SIMSのイオン強度比を測定することによりその不純物濃度を前記検量線を用いることによって定量するようにした。 (もっと読む)


【課題】所定のマスクを介して形成した不純物領域と、所定のマスクとは別のマスクを介して形成した不純物領域との位置ずれを評価することが可能なTEGを有する半導体素子を提供する。
【解決手段】TEGに含まれる第1の素子は、pウェル層2内に第1のマスクを介して形成された特定方向に並ぶ同一形状のn−領域4,5と、n−領域4,5間のpウェル層2内にn−領域4,5のそれぞれと所定の間隔をあけて第2のマスクを介して形成されたn−領域6と、pウェル層2上にゲート絶縁膜3を介して形成された2つの電極であって、n−領域4上とn−領域6上とに跨って形成された電極10及びn−領域5上とn−領域6上とに跨って形成された電極11と、n−領域4内の電極10と重ならない位置に形成されたn+領域8と、n−領域5内の電極11と重ならない位置に形成されたn+領域9と、n−領域6内の電極10,11と重ならない位置に形成されたn+領域7とを備える。 (もっと読む)


【課題】ショートに至らない場合も含め、導体パターンの残渣を電気的に評価できる半導体装置を得、半導体装置における加工の変動を検出可能とする。
【解決手段】半導体基板上に形成された導体パターンに対し、絶縁破壊を検査するためのテスト素子を有する半導体装置であって、テスト素子は、半導体基板上に形成され下地層に段差部25を有する段差付きパターン13aと、段差付きパターン13aに隣接して形成され、段差付きパターン13a上に導体層を一旦成膜した後、導体層の少なくとも一部をパターニングにより選択的に除去して形成した導体パターン13bと、これらパターン13a,13bに導通されるパッド部PAD1,PAD2,PAD3,PAD4と、半導体基板に導通される基板コンタクト部PAD5と、を備えた。 (もっと読む)


【課題】 イオン照射効果評価方法、プロセスシミュレータ及びデバイスシミュレータに関し、イオン照射にともなって基板を構成する原子が受ける影響を精度良く評価する。
【解決手段】 少なくとも一種類の層が同位体層3からなる複数の薄膜層を交互に周期的に積層した試料1に対してイオン5を照射して、照射したイオン5による前記試料1を構成する原子に対する影響を評価する。 (もっと読む)


【課題】電子素子評価装置を用いて、ビアの抵抗評価や異常が発生したビアの特定を容易に行うことが可能な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板60の上方に配置された1層目配線11と、1層目配線11の上方に配置された第1の2層目配線21と、1層目配線11と第1の2層目配線21とを接続する第1の接続用ビア32と、第1の2層目配線21と同じ配線層内に形成された評価用配線51と、1層目配線11と評価用配線51とを接続する評価用ビア41とを備えている。第1の2層目配線21と評価用配線51との間に評価用の信号を流すことで、ビアの抵抗評価や異常が発生したビアの特定を容易に行うことができる。 (もっと読む)


【課題】電気特性評価用計測器の性能と電源ソースモニタの性能を簡便に評価するための手段を提供すること。
【解決手段】電気特性評価用計測器の性能および電源ソースモニタの性能を評価するために使用される評価用試料。前記試料は、半導体基板上に酸化膜と導電膜からなるMOSキャパシタおよび抵抗体を、それぞれ少なくとも1つ有し、前記MOSキャパシタは、前記電気特性評価用計測器の性能を評価するために使用され、前記抵抗体は、前記電源ソースモニタの性能を評価するために使用される。 (もっと読む)


【課題】拡散層とゲート電極との合わせずれ量を電気的に測定し、高精度に且つ迅速に評価できるようにする。
【解決手段】半導体装置のマスクの合わせずれ量を評価する半導体評価装置は、半導体基板に選択的に形成された半導体領域R1と、該半導体領域R1の上にゲート絶縁膜を介在させて形成され、X軸方向に配置された第1のゲート部GEx及びY軸方向に配置された第2のゲート部GEyが互いに交差した交差部を有する平面十字型のゲート電極GE1と、第1の半導体領域R1におけるゲート電極GE1の下側部分を除く領域に形成され、ゲート電極GE1によって4つの拡散領域に区画された不純物拡散層D1とを有している。 (もっと読む)


【解決手段】プロセス条件測定素子は、二つの導電性基板部分に挟まれた電子部品を備える。導電性経路により、該導電性基板部分は接続される。基板部分より自然酸化物が除去され、導電性コンタクト・パッドが形成され、該導電性コンタクト・パッドは、導電性接着剤により接合され、導電性経路が形成される。シールドされた電子部品へと伸びる導電性リードを備えるセンサーを、プロセス条件測定素子の外部へ設置可能である。 (もっと読む)


【課題】短絡不良の有無や、耐短絡、耐断線及び耐導通不良寸法マージンの検査を行うことが可能な半導体装置及びその検査方法を提供すること。
【解決手段】接地電位にある配線162、162、162とフローティング電位にある配線161、161、161とを有する2つ以上のTEGからなるTEG群を備えた半導体装置は、それぞれのTEGにおいては配線の線幅及び間隔を同一とし、異なるTEG間では配線の線幅と間隔のうちのいずれか一方が互いに異なる。この半導体装置は、それぞれのTEGに電子線を照射し、TEGから二次電子を放出させ、放出された二次電子の量に基づいて、電位コントラスト法により、TEGにおける配線不良部位の有無を検出する。 (もっと読む)


【課題】従来技術においては、半導体装置の製造プロセス中のリソグラフィ工程において、データ率の大きい領域が露光量の変動を発生させ、それによりプロセスウインドーが狭くなるという問題があった。
【解決手段】半導体装置1は、基板の基板面内の第1の方向(図中左右方向)に延在する配線103a(第1の配線)と、配線103aに沿って延在し、平面視で配線103aと離間している配線103b(第2の配線)と、上記基板の基板面内の方向のうち上記第1の方向に垂直な方向である第2の方向(図中上下方向)に延在し、配線103aと配線103bとを電気的に接続するスリットビア106(スリット状のビアプラグ)と、を備えている。 (もっと読む)


【課題】従来技術においては、孤立部分の配線の配線幅を太くせざるを得なかった。
【解決手段】半導体装置1は、基板の基板面内の第1の方向(図中左右方向)に延在し、当該半導体装置1における最小配線ピッチで配列された複数の配線からなる配線群(TEG領域101)と、上記基板の基板面内の方向のうち上記第1の方向に垂直な方向である第2の方向(図中上下方向)に延在し、上記配線群の中の1つの配線103a(第1の配線)と、もう1つの配線103b(第2の配線)とを電気的に接続する配線106(第3の配線)と、を備えている。配線群および配線106は、基板上に設けられた配線層内に形成されている。特に、配線103a、配線103bおよび配線106は、上記配線層内の同一の層に設けられている。また、配線106は、配線群の端部を避けて配置されている。 (もっと読む)


101 - 120 / 210