【課題】最適化された感度を有するＭＥＭＳおよび／またはＮＥＭＳ圧力測定デバイスを提供する。
【解決手段】基板２上で懸架された変形可能な膜４であって、膜の面の１つが測定される圧力を受けるように意図された膜と、歪みゲージを備え、膜４の変形を検出する手段であって、基板２上に形成される検出手段６と、膜４の変形を増幅された形で検出手段６に伝達する変形不能なアーム１４とを備え、アーム１４が、膜４の面にほぼ平行な軸線Ｙの周りで回転可能に基板２にヒンジ留めされ、膜４の変形を増幅された形で検出手段６に伝達するように膜と一体である。 （もっと読む）

【課題】実装時の応力緩和を達成しつつ、機械的強度を保ち、かつ圧電デバイスの小型化にも適した圧電デバイスを提供する。
【解決手段】枠部３０と枠部３０の内周側に配置された圧電振動片２２とを有する圧電振動基板２０と、圧電振動基板２０の一方の主面と対向するように配置され、枠部３０に接合された第１基板１２と、圧電振動基板２０の他方の主面と対向するように配置され、枠部３０に接合された第２基板４０と、を備え、圧電振動基板２０には、枠部３０の外周の圧電振動片２２を挟んで対向する端部に夫々配置された接続部３２，３６の一辺を二分するように切り欠くスリットが設けられていることを特徴とする。 （もっと読む）

【課題】圧力センサと高精度の力学量センサとが最適にモジュール化されて、各力学量センサの性能がモジュール化に伴い低下することのない安価な力学量センサ装置およびその製造方法を提供する。
【解決手段】圧力を検出する第１力学量センサＲ１の第１力学量検出部Ｍ１と第２力学量センサＲ２の第２力学量検出部Ｍ２とが、第１の基板１０に変位可能な状態に形成され、第２の基板２０が貼り合わされて第１空間Ｋ１と第２空間Ｋ２が互いに連通せずに形成されてなり、第１の基板１０がＳＯＩ基板からなり、ＳＯＩ層３からなる一部の半導体領域Ｓで第１力学量検出部Ｍ１と第２力学量検出部Ｍ２がそれぞれ構成されてなり、第２力学量検出部Ｍ２が、第２可動半導体領域Ｓ２ａと第２固定半導体領域Ｓ２ｂの対向する面の静電容量の変化を測定して、第２力学量を検出する力学量センサ装置１００とする。 （もっと読む）

【課題】基板の両面に配置された引出電極間の短絡を防止して生産の歩留を高めた圧電デバイス、圧電モジュールを提供する。
【解決手段】第１基板１４と、前記第１基板１４に導電性を有する第１の接合層６２Ａを介して積層された圧電振動基板２６と、を積層し、前記圧電振動基板２６は、圧電振動片（振動部３４Ａ、振動部３４Ｂ、第１基部３６、第２基部３８）と、前記圧電振動片の外周を囲むように設けられた枠部２８と、を有し、前記第１基板１４は、前記圧電振動片に対向する主面側に第１の凹部１６を有する圧電デバイス１０であって、前記枠部２８は、前記第１の凹部１６の内壁よりも前記圧電振動片側に突出していることを特徴とする。 （もっと読む）

【課題】サイズが小さいばかりでなく効果的に大量生産することができる高感度圧力センサを製造する方法を提供する。
【解決手段】第１の絶縁層１５０によって第２のデバイス層２００から分離された第１のデバイス層１００を備えるデバイスウェーハを備える、環境的影響力を測定するためのデバイスおよび同デバイスを製作する方法が開示される。エッチングされた基板ウェーハ６００に第１のデバイスウェーハが接合されて、懸垂されたダイアフラム５００および突起５５０が作製され、その撓みが、内蔵された検出素子８５０によって測定される。 （もっと読む）

【課題】温度変化率の増大を抑制することができる圧力検出素子の製造方法を提供する。
【解決手段】圧力検出素子の製造方法は、以下の工程を備えている。主表面１ａ側に凹部４を有する第１の基板１に、第１の基板１の凹部４を覆うように主表面１ａ側に積層された第２の基板２が接合される。積層方向から見て第２の基板２の凹部４と重なる部分に、第２の基板２の歪みを検出するための歪検出素子５が形成される。歪検出素子５に接するように電気配線７が形成される。電気配線７が形成された後に、歪検出素子５の電気配線７と接する箇所が還元されるように水素雰囲気で熱処理される。熱処理の終了時における水素分圧は０．４気圧以下である。 （もっと読む）

【課題】同一面に極性等の信号の異なるパッド電極を配置した場合であっても、パッド電極間の短絡を防止することを可能とする圧電デバイス、圧電モジュール、電子機器、電子システム及び圧電デバイスの製造方法を提供することを目的とする。
【解決手段】圧力センサー１の感圧素子層１００は、一辺を二分するように切り欠くスリット１２６が設けられ、スリット１２６により一対の接続部が分離して配置される。一対の接続部は少なくとも一部がダイアフラム層２００よりも外側へ露出している。感圧素子層１００は、一対の接続部の一方の主面側に夫々設けられた互いに信号の異なる第１パッド電極３４、第２パッド電極３６と、スリット１２６の隣り合う側面とは反対側の側面のうち一方の側面に設けられ、他方の主面に設けられた第１引出し電極１０９と、第１引出し電極１０９と信号が同じ第１電極パッド３４とを電気的に接続する側面電極１３４とを備えている。 （もっと読む）

【課題】同一面に極性等の信号の異なるパッド電極を配置した場合であっても、パッド電極間の短絡を防止することを可能とする圧電デバイス、圧電モジュール、電子機器、電子システム及び圧電デバイスの製造方法を提供することを目的とする。
【解決手段】圧力センサー１の感圧素子層１００は、一辺を二分するように切り欠くスリット１２６が設けられ、スリット１２６により一対の接続部が分離して配置され、前記一対の接続部は、少なくとも一部がダイアフラム層２００よりも外側へ露出しており、感圧素子層１００は、一対の接続部の一方の主面側に夫々設けられた互いに極性の異なる第１パッド電極３４、第２パッド電極３６と、一対の接続部のうちの何れか一方の接続部の側面に設けられ、他方の主面に設けられた第１引出し電極１０９と、該引出し電極１０９と極性が同じ第１パッド電極３４とを電気的に接続する側面電極１３４とを備えている。 （もっと読む）

【課題】絶対圧力センサの全体厚みを小さくし得る絶対圧力センサを提供する。
【解決手段】絶対圧力センサ１は、ダイアフラム１１の周縁に複数のピエゾ抵抗１２・１２子を形成し、該ピエゾ抵抗１２・１２の形成面とは反対側の面にキャビティ１３を形成したセンサ基板１０に、キャビティ１３を閉じるようにキャップ基板２０を接合してなる。キャビティ１３の厚みＴ２は、キャップ基板２０の厚みＴ３以上となっている。 （もっと読む）

【課題】スペーサとして従来のビーズを用いた場合と比較して、センサチップの温度特性を改善する。
【解決手段】弾性変形によって熱応力を緩和する高分子接着剤２を介して、センサチップ３が被着体４に接着された力学量センサの製造方法において、被着体４のセンサチップ３との接着予定領域の一部に、接着剤２と同じ材料を硬化させることにより、センサチップ３と被着体４との間隔を保つためのスペーサ１２を形成する。このとき、接着剤２と同じ材料の液滴の状態での塗布と硬化とを複数回繰り返す。そして、スペーサ１２によってセンサチップ３を保持しながら、センサチップ３と被着体４との間の接着剤２を硬化させる。これによると、接着剤２の硬化後においては、スペーサ１２は接着剤２と同じヤング率となるので、温度変化による接着剤の収縮時にセンサチップ３がスペーサから受ける応力を低減でき、センサチップ３の温度特性を改善できる。 （もっと読む）

【課題】サイズが小さく、大量に効果的に生産できる高感度圧力センサを製造するための方法を提供する。
【解決手段】第１のデバイスウエハーをエッチングされた第２のデバイスウエハーに接合して架設された構造を作る、センサー１０を製作するための方法が、開示され、その構造のたわみは、第１のデバイスウエハーのデバイス層１１０に埋め込まれた相互接続部４００を通じてセンサー１０の外面と電気的に連通する埋め込まれた感知素子３１０によって決定される。架設された構造は、封鎖物５００によって封入される。 （もっと読む）

【課題】簡便な方法で高感度の圧力センサを提供する。
【解決手段】圧力センサ１は、半導体基板２を加工してダイヤフラム構造を形成した圧力センサであって、半導体基板２が貫通した貫通部４を１箇所以上ダイヤフラム部３に形成し、半導体基板２が貫通していない薄板部にピエゾ抵抗素子Ｒ１〜Ｒ４によるブリッジ回路を形成し、無機または有機材料５ａ〜５ｃにより貫通部４を密閉している。 （もっと読む）

【課題】寸法が小型であるばかりでなく、実効的に大量に製造され得る高感度圧力センサを製造する方法を提供する。
【解決手段】センサ及びセンサを製造する方法が開示され、このセンサは一実施形態では、エッチングされた半導体基材ウェーハ（３００）を、シリコン積載絶縁体型ウェーハを含むエッチングされたデバイス・ウェーハ（１００）に接着して懸吊構造を形成し、この構造の曲げが、埋め込まれた感知素子（１４０）によって決定されて絶対圧を測定する。センサに埋め込まれた相互接続路（４００）によって、他のデバイスとの相互接続性を確保しつつデバイスの滑らかなパッケージ形状を容易にする。 （もっと読む）

【課題】ＰＮ接合部によって容量検出特性が不安定にならないようにすることができる力学量検出装置を提供する。
【解決手段】絶縁層２００の一面２０１に、対向配置された２つのダイヤフラム３４１、３４２を含む中空筒状の第１壁部３４０と第１壁部３４０の開口部３４６を閉じる第１蓋部３２１とを有する第１電極３０１を設ける。また、絶縁層２００の一面２０１に、対向配置された２つのダイヤフラム３５１、３５２を含む中空筒状の第２壁部３５０と第２壁部３５０の開口部３５６を閉じる第２蓋部３２２とを有する第２電極３０２を設ける。そして、第１壁部３４０の一方のダイヤフラム３４１と第２壁部３５０の一方のダイヤフラム３５１とを対向配置させる。これにより、各電極３０１、３０２が絶縁層２００の上で電気的に分離されるので、各壁部３４０、３５０の各ダイヤフラムに電極として機能させるための半導体領域が不要となる。 （もっと読む）

【課題】製造および動作信頼性の改善と共に必要とされる性能特性をもたらす、シングルチップ上に製造された１つまたは複数のセンサを提供すること。
【解決手段】センサ製造方法が開示され、一実施形態では、ダブルシリコンオンインシュレータのウェーハを備えるエッチング済み半導体基板ウェーハ（１３０）を、エッチング済みデバイスウェーハ（１４２）に接着して懸垂構造体を作製し、同構造体の撓みが、埋め込まれた圧電抵抗センサ素子（１５０）によって検知される。一実施形態では、センサは加速度を測定する。他の実施形態では、センサは圧力を測定する。 （もっと読む）

メンブレン（２）はキャリア基板（３）上に配置され、キャリア基板（３）内の開口（３２）上に延在する。圧力センサ（１）は、媒体との直接的な接触からメンブレン（２）を保護するために保護層（４）を有する。保護層（４）は開口（３２）内側の第１領域（２８）および開口（３２）外側の第２領域（２９）におけるメンブレン（２）を被覆する。さらに、保護層（４）がエッチング処理のためのエッチストップを形成する、圧力センサ（１）の製造方法を提供する。 （もっと読む）

【課題】製造コストを低くしつつ、傷から保護されるセンサデバイスを提供すること、およびこのようなセンサデバイスを製造する方法を提供すること。
【解決手段】成形体と成形体上に被着されているピエゾ抵抗センサ層とを有しており、ピエゾ抵抗センサ層は少なくとも１つの金属並びに炭素または炭化水素を含んでおり、ピエゾ抵抗センサ層上で薄膜パッシベーション層およびコンタクト層が省かれる、センサデバイス。 （もっと読む）

感知素子が加圧媒体から電気的及び物理的に隔離されたような圧力センサを提供する。絶対圧力センサは、真空又は零圧力にあって感知素子を包囲する基準空洞を有する。基準空洞は、微細加工ダイヤフラムを有するゲージウエハに、凹みキャップウエハを結合させることにより形成される。感知素子は、ダイヤフラムの第１の側部に配置される。加圧媒体は、感知素子が配置されている第１の側部とは反対側のダイヤフラムの第２の側部に接近する。ゲージウエハの構造的支持及び応力除去のために、スペーサーウエハを使用することができる。一実施形態では、感知素子から基準空洞の外へ電気接続を引き出すために、垂直ウエハ貫通導電性ビアが使用される。別の実施形態では、感知素子から基準空洞の外へ電気接続を引き出すために、ゲージウエハ上の周辺結合パッドが使用される。 （もっと読む）

本発明は、基板背面からアクセスされる、マイクロメカニカル技術によるメンブラン構造体の特に容易かつ低コストの方法を提案する。この方法はｐ型ドーピングされたＳｉ基板（１）から出発し、以下のプロセスステップを有する：すなわち、基板表面の、連続している少なくとも１つの格子状領域（２）をｎ型ドーピングするステップ、ｎ型ドーピングされた格子構造（２）の下の基板領域（５）を多孔性にエッチングするステップ、ｎ型ドーピングされた格子構造（２）の下の基板領域（５）内に空洞（７）を形成するステップ、ｎ型ドーピングされた格子構造（２）上に、第１の単結晶シリコンエピタキシャル層（８）を成長させるステップ、とを有している。本願発明は次のような特徴を有している。すなわち、ｎ型ドーピングされた格子構造（２）の少なくとも１つの開口部（６）を、開口部が成長する第１のエピタキシャル層（８）によって封鎖されず、空洞（７）へのアクセス開口部（９）を形成するように定め；空洞壁部上に酸化物層（１０）を形成し；空洞（７）への背面アクセス部（１３）を設け、ここで空洞壁部上の酸化物層（１０）を、エッチングストップ層として用い；酸化物層（１０）を空洞（７）の領域内で除去し、空洞（７）上に形成されているメンブラン構造体（１４）への背面アクセス部（１３）を生じさせる、ことを特徴とする。
（もっと読む）

【課題】標準的なＣＭＯＳプロセスまたはバイポーラプロセスと両立しやすい圧力センサを製作する方法を提供する。
【解決手段】圧力センサは、ＣＭＯＳ回路２を具備する第１ウェハとＳＯＩウェハである第２ウェハの２つのウェハ１ａ、１４を接合することによって製造される。前記第１ウェハ１ａの最上の材料層内に窪みが形成される。窪みは、第２ウェハ１４のシリコン層１７によって覆われて空洞１８を形成する。第２ウェハ１４の基板１５の一部または全体が除去されて、シリコン層１７から膜が形成される。または、空洞は、第２ウェハ１４内に形成されてもよい。第２ウェハ１４は、第１ウェハ１ａ上の回路に電気的に接続される。この設計により、第１ウェハ１ａ上に回路を集積するための標準的なＣＭＯＳプロセスを用いることが可能となる。 （もっと読む）