圧力検出素子の製造方法

【課題】温度変化率の増大を抑制することができる圧力検出素子の製造方法を提供する。
【解決手段】圧力検出素子の製造方法は、以下の工程を備えている。主表面１ａ側に凹部４を有する第１の基板１に、第１の基板１の凹部４を覆うように主表面１ａ側に積層された第２の基板２が接合される。積層方向から見て第２の基板２の凹部４と重なる部分に、第２の基板２の歪みを検出するための歪検出素子５が形成される。歪検出素子５に接するように電気配線７が形成される。電気配線７が形成された後に、歪検出素子５の電気配線７と接する箇所が還元されるように水素雰囲気で熱処理される。熱処理の終了時における水素分圧は０．４気圧以下である。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は圧力検出素子の製造方法に関し、特に、水素雰囲気で熱処理が行われる工程を備えた圧力検出素子の製造方法に関するものである。
【背景技術】
【０００２】
従来、圧力検出素子として、たとえば半導体基板を用いた絶対圧式圧力検出素子がある。この絶対圧式圧力検出素子では、半導体基板としてたとえばシリコン基板が用いられている。そして、受圧部として機能する薄板部および概ね真空となった圧力基準室が形成されている。この絶対圧式圧力検出素子では、外部圧力と圧力基準室との差圧によって受圧部が変形する。この変形を静電容量の変化または受圧部に形成された歪みゲージによって検出することで圧力が検出される。
【０００３】
この絶対圧式圧力検出素子を形成する方法の一つとして、受圧部および圧力基準室が予め設けられた後に歪みゲージを形成する方法が知られている。たとえば特開昭６３−３１１７７４号公報（特許文献１）には、このような方法を用いた半導体圧力センサの製造方法が開示されている。
【０００４】
この半導体圧力センサの製造方法では、第１の単結晶シリコン基板の主表面側に凹部が形成され、第１の単結晶シリコン基板の主表面側と第２の単結晶シリコン基板とが貼りあわせられる。凹部内は真空に封止される。その後、第２の単結晶シリコン基板が所定の厚みまで薄肉化される。そして、第２の単結晶シリコン基板上にピエゾ抵抗層、配線層が形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−３１１７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記公報に記載された半導体圧力センサの製造方法では、受圧部および圧力基準室が形成された後に歪（応力）検出素子（ピエゾ抵抗層）および電気配線（配線層）が形成される。このような圧力検出素子の製造方法では、歪検出素子および電気配線が形成された後、歪検出素子と電気配線との界面での接触抵抗を低減させるために熱処理が行われる場合がある。この場合には、熱処理工程を経た後、出力の温度特性が増大するという問題がある。ここで出力の温度特性は、使用温度範囲での出力誤差を意味している。
【０００７】
すなわち、熱処理工程を経た後、たとえば、外部圧力が真空時において、室温（２５℃）付近で、温度変化率が最大０．５％ＦＳ（Full Scale）／℃となることがある。このように温度変化率が大きくなることで、使用温度範囲での出力誤差が大きくなる。そのため、出力の温度特性が増大する。
【０００８】
高精度の圧力検出素子の温度特性としては、出力が外部回路によって補正されることで、出力誤差が使用温度範囲において０．１％ＦＳ／℃程度に抑えられることが好ましい。出力の温度特性が増大すると外部回路で補正する電圧の範囲が広がる。そのため、補正する刻み数（ビット数）を改善しない限り、補正できる分解能が低下する。この補正できる分解能が上記の０．１％ＦＳ／℃に対応するので、補正できる電圧の範囲はビット数で決まる。
【０００９】
現状用いられるビット数では、温度変化率が０．５％ＦＳ／℃のように大きい場合、出力が外部回路によって補正されても出力誤差を使用温度範囲において０．１％ＦＳ／℃程度に抑えることは困難である。
【００１０】
本発明は上記を鑑みてなされたものであり、その目的は、温度変化率の増大を抑制することができる圧力検出素子の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の圧力検出素子の製造方法は、以下の工程を備えている。
主表面側に凹部を有する第１の基板に、第１の基板の凹部を覆うように主表面側に積層された第２の基板が接合される。積層方向から見て第２の基板の凹部と重なる部分に、第２の基板の歪みを検出するための歪検出素子が形成される。歪検出素子に接するように電気配線が形成される。電気配線が形成された後に、歪検出素子の電気配線と接する箇所が還元されるように水素雰囲気で熱処理される。熱処理の終了時における水素分圧は０．４気圧以下である。
【００１２】
本発明者等が鋭意検討した結果、出力の温度特性が電気配線が形成された後の熱処理の条件に大きく影響を受けることを見出した。そして、本発明者等は、水素雰囲気での熱処理における水素分圧を最適化することによって温度変化率の増大を抑制することができるという知見を得た。より具体的には、熱処理の終了時における水素分圧を０．４気圧以下とすることで、温度変化率を０．３％ＦＳ／℃以下に抑えることができるという知見を得た。
【００１３】
温度変化率が０．３％ＦＳ／℃以下の場合、現状用いられるビット数で出力誤差を０．１％ＦＳ／℃程度に抑えることができる。このため、出力が外部回路によって補正されることで、出力誤差を使用温度範囲において０．１％ＦＳ／℃程度に抑えることができる。したがって、本発明によれば、高精度の圧力検出素子を製造することができる。
【発明の効果】
【００１４】
本発明の圧力検出素子の製造方法によれば、熱処理の終了時における水素分圧は０．４気圧以下であるため、温度変化率の増大を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態の圧力検出素子の概略断面図である。
【図２】本発明の一実施の形態の圧力検出素子の製造方法の第１工程を示す概略断面図である。
【図３】本発明の一実施の形態の圧力検出素子の製造方法の第２工程を示す概略断面図である。
【図４】本発明の一実施の形態の圧力検出素子の製造方法の第３工程を示す概略断面図である。
【図５】本発明の一実施の形態の圧力検出素子の製造方法の第４工程を示す概略断面図である。
【図６】本発明の一実施の形態の圧力検出素子の製造方法の第５工程を示す概略断面図である。
【図７】本発明の一実施の形態の圧力検出素子の製造方法の第６工程を示す概略断面図である。
【図８】本発明の一実施の形態の圧力検出素子の製造方法の第７工程を示す概略断面図である。
【図９】本発明の一実施の形態の圧力検出素子の製造方法の第８工程を示す概略断面図である。
【図１０】本発明の一実施の形態の圧力検出素子の製造方法の第９工程を示す概略断面図である。
【図１１】本発明の一実施の形態の圧力検出素子の製造方法の第１０工程を示す概略断面図である。
【図１２】本発明の一実施の形態における温度変化率と水素分圧との関係を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の一実地の形態について図に基づいて説明する。
最初に本発明の一実施の形態の圧力検出素子の構成について説明する。
【００１７】
図１を参照して、圧力検出素子は、第１の基板１と、第２の基板２と、歪検出素子５と、絶縁膜６と、電気配線７とを主に有している。第１の基板１および第２の基板２のそれぞれは、たとえばシリコン基板からなっている。すなわち、第１の基板１および第２の基板２の材質は、シリコンを含んでいる。シリコンは単結晶シリコンであってもよい。
【００１８】
第１の基板１は、その表面に酸化シリコン層３を有している。第１の基板１は主表面１ａ側に凹部４を有している。第２の基板２は、主表面１ａ側で第１の基板１に接合されている。第２の基板２は酸化シリコン層３に接している。第２の基板２は、第１の基板１の凹部４を覆うように主表面１ａ側に積層されている。
【００１９】
第２の基板２の凹部４を覆う薄板部が受圧部１０を構成している。第２の基板２の厚みは、受圧部１０となる厚みにほぼ揃っている。第２の基板２の厚みは、たとえば１０μｍ以上３０μｍ以下である。第２の基板２と凹部４とによって圧力基準室１１が構成されている。絶対圧式圧力検出素子（絶対圧センサ）では、圧力基準室１１内は、真空状態に封止されている。
【００２０】
第２の基板２の表面２ａに歪検出素子５が設けられている。歪検出素子５は、第１の基板１と第２の基板２との積層方向から見て、第２の基板２の凹部４と重なる部分に形成されている。歪検出素子５は、第２の基板２の歪みを検出するためのものである。歪検出素子５によって第２の基板２の歪を検出することで、圧力を検出するように圧力検出素子は構成されている。歪検出素子５としては、たとえばｎ型シリコン基板に形成されたｐｎダイオードのｐ層が用いられる。また、歪検出素子５は、第１の基板１と第２の基板２との積層方向から見て第２の基板２の凹部４の外縁上に形成されていてもよい。
【００２１】
第２の基板２の表面２ａ上に絶縁膜６が形成されている。絶縁膜６上に電気配線７が形成されている。電気配線７は絶縁膜６に設けられた配線溝内を充填するように形成されている。電気配線７は歪検出素子５と接するように形成されている。電気配線７は歪検出素子５と電気的に接続されている。このため、電気配線７によって受圧部１０が変形した際の歪または応力による歪検出素子５での抵抗変化を電気信号として外部に取り出すことができる。
【００２２】
次に、本発明の一実施の形態の圧力検出素子の製造方法について説明する。
図２を参照して、たとえば単結晶シリコンからなる第１の基板１の表面に熱酸化法によって酸化シリコン層８が形成される。また、少なくとも片側の表面では面粗さ（算術平均粗さ）Ｒａが１ｎｍ以下になるように研磨されている。
【００２３】
図３を参照して、研磨された表面の酸化シリコン層８が部分的に除去される。酸化シリコン層８が除去される領域は、写真製版技術を用いることでマイクロメートルの精度で形成され得る。酸化シリコン層８は、たとえばフッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液などによってウェットエッチングで除去されてもよい。また、酸化シリコン層８は、ＣＦ４（四フッ化炭素）ガスと酸素ガスとの混合ガスによってプラズマエッチングで除去されてもよい。所定領域の酸化シリコン層（熱酸化膜）８が完全に除去されるまでエッチングが進められる。
【００２４】
図４を参照して、次に酸化シリコン層８が開口した領域９の第１の基板１がエッチングされる。エッチング方法としては、ＴＭＡＨ（水酸化テトラメチルアンモニウム）液を用いる方法、またはＣ４Ｆ８（パーフルオロシクロブタン）ガスとＳＦ６（六フッ化硫黄）ガスとを交互にスイッチングしながらプラズマ中でエッチングする方法が適用され得る。以上の工程により、第１の基板１の主表面１ａ側に凹部４が形成される。
【００２５】
なお、凹部４の寸法としては、一辺が１０μｍ以上１０００μｍ以下程度の長さであってよい。また、プラズマでエッチングする方法を用いる場合、凹部４の平面形状は円形であってもよい。以上の工程で第１の基板１の表面に付着した有機物、不純物などが硫酸過水洗浄、アンモニア過水洗浄、塩酸過水洗浄などで除去される。
【００２６】
図５を参照して、第１の基板１の表面の酸化シリコン層８が全て除去される。除去方法としては、フッ化水素酸またはフッ化水素酸とフッ化アンモニウムとの混合液を用いたウェットエッチングがスループットの点で好ましい。
【００２７】
図６を参照して、再度、第１の基板１の表面に熱酸化法によって酸化シリコン層３が形成される。なお、酸化シリコン層８が全て除去されずに、再度、熱酸化法によって酸化シリコン層が形成されてもよい。しかしながら、酸化膜の平坦性を改善することで接合不良領域を低減するためには、図５に示すように酸化膜が一旦全て除去されることが望ましい。
【００２８】
図７を参照して、第１の基板１がたとえば単結晶シリコンからなる第２の基板２と貼りあわせられる直前に、硫酸と過酸化水素水とを４：１（容積比）の比率で混合した液で、第１の基板１の主表面１ａを洗浄することが貼りあわせ時の不良低減の点で好ましい。
【００２９】
また、第２の基板２においても、第１の基板１と接合される面の面粗さ（算術平均粗さ）Ｒａは１ｎｍ以下が好ましい。第２の基板２についても、第２の基板２が第１の基板１と貼りあわせられる直前に、硫酸と過酸化水素水とを４：１（容積比）の比率で混合した液で、第１の基板１と接合される面を洗浄することが好ましい。硫酸と過酸化水素水とを混合した液で洗浄することで表面の汚染物除去と表面の親水化が可能となるので、室温での仮貼りあわせが容易となる。
【００３０】
貼りあわせでは、まず室温雰囲気で真空下において仮貼りあわせが実施される。第１の基板１の凹部４を覆うように積層された第２の基板２が仮止めされた状態で熱処理が行われる。これにより、第１の基板１に第２の基板２が接合される。第１の基板１の凹部４と第２の基板２とによって圧力基準室１１（図１参照）が形成される。
【００３１】
第１の基板１と第２の基板２とを貼りあわせるための熱処理は９００℃以上１１００℃以下の温度範囲で実施される。この熱処理により第１の基板１と第２の基板２との貼りあわせ面の接合強度を母材並みに改善することができる。この熱処理は窒素雰囲気または真空状態で行われることが好ましい。
【００３２】
図８を参照して、第２の基板２が所望の厚みまで薄くなるように加工される。加工方法としては、ダイヤモンドホイールを用いた研削および仕上げとしてシリカ微粒子とアルカリ溶液とを用いた化学機械研磨（Chemical Mechanical Polishing）が用いられる。第２の基板２の厚みは、圧力検出素子の圧力レンジおよび受圧部１０（図１参照）の大きさに影響される。第２の基板２の厚みは、たとえば、圧力レンジが１気圧レンジで受圧部１０の大きさが０．４ｍｍ角の場合、約１５μｍが適している。
【００３３】
図９を参照して、第２の基板２の歪みを検出するための歪検出素子５が形成される。歪検出素子５は、第１の基板１および第２の基板２の積層方向から見て第２の基板２の凹部４と重なる部分に形成される。本発明の一実施の形態では、歪検出素子５は、第１導電型の第２の基板２に、第１導電型とは反対の第２導電型の不純物を注入することで形成される。より具体的には、ｎ型シリコン基板からなる第２の基板２にｐ型不純物であるボロンが注入されることで、歪検出素子５が形成される。
【００３４】
第２の基板２の表面に写真製版技術により感光性樹脂がパターニングされる。パターニングされた感光性樹脂によってマスクされた状態で第２の基板２の表面２ａに対してボロンがイオン注入され、活性化熱処理が行われる。この活性化熱処理は、９００℃以上１０００℃以下の温度で行われる。この活性化熱処理の時間は、ボロンの深さによって設定される。このようにしてｎ型シリコン基板にｐ層の領域が形成される。ｐ層にプラス３〜１０Ｖ程度の電位を加えることで、ｐ層はｎ型シリコン基板のｎ層とは電気的に絶縁された状態となる。これによりｐ層をピエゾ抵抗効果を持った歪（応力）検出素子５として用いることができる。ｐ層の配置位置については、応力が大きくなる領域に配置されることが好ましい。したがって、たとえばｐ層は受圧部１０の辺付近に配置されることが好ましい。つまり、歪検出素子５は、第１の基板１と第２の基板２との積層方向から見て第２の基板２の凹部４の外縁上に形成されることが好ましい。
【００３５】
図１０を参照して、第２の基板２の表面２ａ上に絶縁膜６が形成される。たとえばリンドープガラスなどが絶縁膜６として適している。歪検出素子５上の絶縁膜６の一部が開口されて配線溝が形成される。
【００３６】
図１１を参照して、たとえばアルミニウムが主成分である電気配線（金属膜）７が配線溝内を充填するように形成され、さらに絶縁膜６上に形成される。これにより歪検出素子５に接するように電気配線７が形成される。このようにして歪検出素子５での抵抗変化を電気信号として外部に取り出すための電気配線７が形成される。
【００３７】
電気配線７が形成された後に、歪検出素子５と電気配線７との界面における接触抵抗を低減させることで歪検出素子５の抵抗変化を安定して検出するための熱処理が行われる。歪検出素子５と電気配線７との界面における接触抵抗を低減させることで歪検出素子５の抵抗変化を安定化させるためには、歪検出素子５が形成されているシリコン層と電気配線７を構成する金属膜との境界に形成されている数ｎｍの厚みのシリコン酸化層を還元させる必要がある。
【００３８】
そのため、電気配線７が形成された後に、歪検出素子５の電気配線７と接する箇所が還元されるように水素雰囲気で熱処理が行われる。熱処理の終了時における水素分圧は０．４気圧以下である。この熱処理の終了時は、たとえば熱処理が行われるチャンバ内で加熱するためのヒータの稼動が終了された時である。また、熱処理中の水素分圧が常に０．４気圧以下であってもよい。
【００３９】
この還元反応を促進する観点から熱処理の温度としては、たとえば３５０℃以上が好ましい。また、熱処理の温度が高すぎると電気配線７を構成する金属膜の流動および熱膨張係数の違いによる電気配線７の断線が発生する場合があるので、熱処理の温度としては、４５０℃以下が好ましい。以上の理由から熱処理の温度は、３５０℃以上４５０℃以下の範囲が適している。以上の製造工程により、図１に示す本発明の一実施の形態の圧力検出素子が得られる。
【００４０】
次に、本発明の一実施の形態の作用効果について説明する。
出力の温度特性が増大する原因はこれまで不明であった。本発明者等が鋭意検討した結果、出力の温度特性が電気配線７が形成された後の熱処理の条件に大きく影響を受けることを新たに見出した。そして、本発明者等は、水素雰囲気での熱処理における水素分圧を最適化することによって温度変化率の増大を抑制することができるという知見を得た。
【００４１】
図１２を参照して、電気配線７が形成された後の熱処理時の水素分圧と、外部圧力が真空時での温度変化率との関係について説明する。図１２の縦軸には外部圧力が真空時での温度変化率（％ＦＳ／℃）が示され、横軸には熱処理時の水素分圧（ａｔｍ）が示されている。図１２では、熱処理の温度として３５０℃以上４５０℃以下の範囲で測定した実験結果が示されている。
【００４２】
本実験においては、水素と窒素との混合ガス下で熱処理が行われた。また、大気圧下の圧力で熱処理が行われた。熱処理の時間は４０分に設定された。また、熱処理の温度範囲が３５０℃以上４５０℃以下の範囲内であれば、温度変化率の温度依存性は見られなかった。
【００４３】
実験結果としては、電気配線７が形成された後の熱処理時の水素分圧が１気圧（ａｔｍ）では、熱処理が行われた後での外部圧力が真空時の温度変化率（出力変動量）は０．５５％ＦＳ／℃となった。同様に、水素分圧が０．７気圧では、温度変化率は０．３７％ＦＳ／℃となった。水素分圧が０．６気圧では、温度変化率は０．３２％ＦＳ／℃となった。水素分圧が０．４気圧では、温度変化率は０．２１％ＦＳ／℃となった。水素分圧が０．３気圧では、温度変化率は０．１８％ＦＳ／℃となった。水素分圧が０．１気圧では温度変化率は０．１２％ＦＳ／℃となった。水素分圧が０．０４気圧では、温度変化率は０．１％ＦＳ／℃となった。水素分圧が０．０１気圧では、温度変化率は０．１％ＦＳ／℃となった。
【００４４】
出力が外部回路によって補正されることで出力誤差が０．１％ＦＳ／℃程度に抑えられていれば、高精度の圧力検出素子の温度特性の目安を満たしている。上記の実験結果によれば、水素分圧が０．０４気圧であれば、温度変化率が０．１％ＦＳ／℃となる。そのため、水素分圧が０．０４気圧であれば、出力が外部回路によって補正されなくても出力誤差が０．１％ＦＳ／℃程度に抑えられる。この結果、水素分圧が０．０４気圧であれば、高精度の圧力検出素子の温度特性の目安を満たしている。したがって、水素分圧は０．０４気圧以上が望ましい。
【００４５】
また、熱処理の時間が短時間であれば温度変化率の増大は抑制されるが、熱処理が１０分間以上行われると温度変化率は飽和する。実験結果の温度変化率の値は飽和した値が用いられている。また、熱処理の時間が短時間の場合には界面における接触抵抗が安定しづらいので熱処理の時間は３０分以上が好ましい。
【００４６】
出力を外部回路で調整が可能な範囲としての一つの目安は、外部圧力が真空時での温度変化率が０．３％ＦＳ／℃以下となることである。図１２に示すように、本発明の一実施の形態によれば、熱処理の終了時における水素分圧を０．４気圧以下とすることで、温度変化率を０．３％ＦＳ／℃以下に抑えることができるという知見を得た。
【００４７】
温度変化率が０．３％ＦＳ／℃以下の場合、現状用いられるビット数で出力誤差を０．１％ＦＳ／℃程度に抑えることができる。このため、出力が外部回路によって補正されることで、出力誤差を使用温度範囲において０．１％ＦＳ／℃程度に抑えることができる。したがって、本発明の一実施の形態によれば、高精度の圧力検出素子を製造することができる。
【００４８】
水素分圧（濃度）によって出力の温度特性の増大を抑制することができるメカニズムについては、水素が熱処理中にシリコン中を拡散して圧力基準室１１に侵入するため、圧力基準室１１自体が温度依存性を持った圧力特性となるためと推測される。
【００４９】
本発明の一実施の形態によれば、熱処理中の水素分圧が常に０．４気圧以下であってもよい。熱処理中の水素分圧を常に０．４気圧以下にすることで、圧力基準室１１への水素の混入量を許容値以下に抑えることができるので、温度変化率を０．３％ＦＳ／℃以下に抑えることができる。
【００５０】
さらに、水素分圧が０．４気圧より大きい条件で、３５０℃以上４５０℃以下の温度範囲で熱処理が行われても、その後に水素分圧が０．４気圧以下で熱処理が行われた場合、温度変化率の増大を抑制することができることを見出した。このメカニズムについては次のように推測される。つまり、水素分圧が０．４気圧より大きい条件で熱処理が行われることで、水素がシリコン中を拡散して圧力基準室１１に一旦侵入する。しかし、その後に水素分圧が０．４気圧以下で熱処理が行われることで、圧力基準室１１の内外の圧力が釣り合うため、圧力基準室１１から外に水素が放出される。この結果、圧力基準室１１への水素の混入量を許容値以下に抑えることができる。
【００５１】
水素は歪検出素子５が形成されているシリコン層と電気配線７を構成するアルミニウムとの界面に存在するシリコン酸化膜を除去する効果を有している。たとえば、水素分圧が０．５気圧の条件でアニールが行われることで、界面における接触抵抗が安定化される。その後に、水素分圧が０．４気圧以下で、３５０℃以上４５０℃以下の温度範囲で、水素分圧が０．５気圧の場合の熱処理の時間より長い時間熱処理が行われれば、温度変化率を０．３％ＦＳ／℃以下まで低減することができることを見出した。
【００５２】
すなわち、電気配線７が形成された後、最後の熱処理となる工程で、水素分圧を０．４気圧以下に抑えることで、温度変化率を０．３％ＦＳ／℃以下に抑えることができることを見出した。
【００５３】
本発明の一実施の形態によれば、第１の基板１および第２の基板２の材質は、シリコンを含んでいてもよい。第１の基板１および第２の基板２の材質がシリコンを含む圧力検出素子で、熱処理の終了時における水素分圧を０．４気圧以下とすることで、温度変化率を０．３％ＦＳ／℃以下に抑えることができるという知見を得た。
【００５４】
本発明の一実施の形態によれば、歪検出素子５は、第１導電型の第２の基板２に、第１導電型とは反対の第２導電型の不純物を注入することで形成されていてもよい。このため、熱処理によって歪検出素子５と電気配線７との界面における接触抵抗を低減させることで歪検出素子５の抵抗変化を安定して検出することができる。
【００５５】
本発明の一実施の形態によれば、熱処理の温度は、３５０℃以上４５０℃以下であってもよい。これにより、歪検出素子５と電気配線７との界面における還元反応を促進することができ、かつ電気配線７を構成する金属膜の流動および熱膨張係数の違いによる電気配線７の断線が発生を抑制することができる。
【００５６】
本発明の一実施の形態によれば、歪検出素子５は、積層方向から見て第２の基板２の凹部４の外縁上に形成されていてもよい。これにより、歪検出素子５を応力が大きくなる領域に配置することで、歪検出素子５の抵抗変化を大きくすることができる。そのため、高精度の圧力検出素子を提供することができる。
【００５７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【００５８】
１第１の基板、１ａ主表面、２第２の基板、２ａ表面、３酸化シリコン層、４凹部、５歪検出素子、６絶縁膜、７電気配線、８酸化シリコン層、９開口した領域、１０受圧部、１１圧力基準室。

【特許請求の範囲】
【請求項１】
主表面側に凹部を有する第１の基板に、前記第１の基板の前記凹部を覆うように前記主表面側に積層された第２の基板が接合される工程と、
前記積層方向から見て前記第２の基板の前記凹部と重なる部分に、前記第２の基板の歪みを検出するための歪検出素子が形成される工程と、
前記歪検出素子に接するように電気配線が形成される工程と、
前記電気配線が形成された後に、前記歪検出素子の前記電気配線と接する箇所が還元されるように水素雰囲気で熱処理される工程とを備え、
前記熱処理の終了時における水素分圧は０．４気圧以下である、圧力検出素子の製造方法。
【請求項２】
前記熱処理中の前記水素分圧が常に０．４気圧以下である、請求項１に記載の圧力検出素子の製造方法。
【請求項３】
前記第１の基板および前記第２の基板の材質は、シリコンを含む、請求項１または２に記載の圧力検出素子の製造方法。
【請求項４】
前記歪検出素子は、第１導電型の第２の基板に、第１導電型とは反対の第２導電型の不純物を注入することで形成される、請求項３に記載の圧力検出素子の製造方法。
【請求項５】
前記熱処理の温度は、３５０℃以上４５０℃以下である、請求項１〜４のいずれかに記載の圧力検出素子の製造方法。
【請求項６】
前記歪検出素子は、前記積層方向から見て前記第２の基板の前記凹部の外縁上に形成される、請求項１〜５のいずれかに記載の圧力検出素子の製造方法。

【図１】