【課題】ＭＲ変化率の向上が図れる磁気抵抗素子、磁気メモリ、磁気ヘッド、及び磁気記録再生装置を提供する。
【解決手段】磁化方向が実質的に一方向に固着された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層と、上記第１の磁性層と前記第２の磁性層との間に設けられたスペーサ層とを有し、上記第１の磁性層と前記第２の磁性層の少なくともいずれかは、式Ｍ１ａ Ｍ２ｂＸｃ （５≦a≦６８、１０≦ｂ≦７３、２２≦ｃ≦８５）で表される磁性化合物を有し、Ｍ１は、Ｃｏ，Ｆｅ，Ｎｉから選択される少なくとも一種の元素、Ｍ２は、Ｔｉ，Ｖ，Ｃｒ，Ｍｎから選択される少なくとも一種の元素、Ｘは、Ｎ，Ｏ，Ｃから選択される少なくとも一種の元素である。 （もっと読む）

【課題】リードディスターブ現象の発生を抑制し得る不揮発性メモリ素子を提供する。
【解決手段】本発明の不揮発性メモリ素子は、第１電極５１、正のペルチェ係数を有する第１材料層５３、情報記憶層６０、負のペルチェ係数を有する第２材料層５４、及び、第２電極５２が積層されて成る。第１材料層５３はｐ型熱電材料から成り、第２材料層５４はｎ型熱電材料から成ることが好ましい。 （もっと読む）

【課題】高集積化に適したメモリセル配置、特に折り返し型ビット線構成に適したメモリセル配置を有する薄膜磁性体記憶装置を提供する。
【解決手段】メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。隣接するメモリセル列間で、繰り返し単位１４０ａは、１／２ピッチ（ハーフピッチ）分だけずらして配置される。ビット線ＢＬ１およびＢＬ２は同一のビット線対を構成し、ビット線ＢＬ２はデータ読出時において、ビット線ＢＬ１の相補線／ＢＬ１として動作する。選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 （もっと読む）

【課題】製造時ばらつきに対応して、データ読出時における高い信号マージンを確保可能な薄膜磁性体記憶装置を提供する。
【解決手段】ダミーメモリセルＤＣＰは、２個のセルユニットＣＵ０およびＣＵ１を含む。各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。セルユニットＣＵ０，ＣＵ１に対しては、異なる記憶データ“０”および“１”がそれぞれ書込まれる。データ読出時において、２個のセルユニットＣＵ０，ＣＵ１が、読出参照電圧Ｖｒｅｆを伝達するためのビット線ＢＬと接地電圧Ｖｓｓとの間に並列に接続される。さらに、ダミーメモリセルＤＣＰに対して、電流供給回路５２からメモリセルに供給されるセンス電流Ｉｓの２倍、すなわち２・Ｉｓの一定電流が供給される。 （もっと読む）

【課題】正常な書込動作が実現できるセグメント書込み手法を用いた半導体装置を提供する。
【解決手段】第１および第２ＤＬドライバ１２ａ，１２ｂは、それぞれ選択された１つのブロックのディジット線に磁化電流を流す。ＢＬドライバ６は、データ信号の論理に応じた方向の書込電流を選択されたセグメント内の全ビット線に流して、選択されたブロックのメモリセルにデータ信号を書込む。セグメントデコーダ１４は、外部から１個のセグメントのアドレスが入力されたときに、アドレスに対応する１個のセグメントを選択し、選択したセグメント第１ＤＬドライバ１２ａへ接続し、外部から２個以上のセグメントのアドレスが入力されたときに、アドレスに対応する２個以上のセグメントを選択し、選択した２個のセグメントをそれぞれ第１ＤＬドライバ１２ａと第２ＤＬドライバ１２ｂへ接続する。 （もっと読む）

【課題】電源電圧の変動に起因した書込電流の変動を抑制する。
【解決手段】ドライブ回路２５において、第１のＭＯＳトランジスタＰＭは、第１および第２の電源ノード２８，２９間にデータ書込線ＤＬと直列に設けられる。第２のＭＯＳトランジスタＰＳは、第１のＭＯＳトランジスタＰＭと並列に設けられる。第３および第４のＭＯＳトランジスタＰａ，Ｐｂは、互いに同じ電流電圧特性を有する。第１の素子Ｅａは、第１および第２の電源ノード２８，２９間に第３のＭＯＳトランジスタＰａと直列に接続される。第２の素子Ｅｂは、第１および第２の電源ノード２８，２９間に第４のＭＯＳトランジスタＰｂと直列に接続され、第１の素子Ｅａの電流電圧特性曲線と交差する電流電圧特性を有する。比較器３０は、第１の素子Ｅａにかかる電圧と第２の素子Ｅｂにかかる電圧とを比較し、比較結果に応じて第２のＭＯＳトランジスタＰＳをオンまたはオフにする。 （もっと読む）

【課題】ＭＲＡＭを構成する上部の導電要素と下部の導電要素との短絡を抑制することが可能な半導体装置、およびその製造方法を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に位置する、ピン層ＭＰＬと、トンネル絶縁層ＭＴＬと、フリー層ＭＦＬとを含む磁気トンネル接合構造ＭＲＤと、磁気トンネル接合構造ＭＲＤの下側側面に接する下側絶縁層ＩＩＩ１と、下側絶縁層ＩＩＩ１上に位置して磁気トンネル接合構造ＭＲＤの上側側面に接し、かつ磁気トンネル接合構造ＭＲＤの上面を露出する側壁絶縁層ＩＩＩ２と、側壁絶縁層ＩＩＩ２から露出する磁気トンネル接合構造ＭＲＤの上面に接する導電層ＢＬとを備えている。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】スピントランスファートルクに起因するノイズの低減を図った磁気抵抗効果素子
、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリを提供する。
【解決手段】磁化固着層、非磁性層、磁化自由層を有する磁気抵抗効果素子の磁化固着層
、または磁化自由層内にＺｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｌａ，Ｈｆ，Ｔａ
，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕのいずれかを含む層を配置する。 （もっと読む）

【課題】熱処理による磁気抵抗変化率の劣化を抑制することにより、良好な磁気特性を有する磁気抵抗効果素子を備えて優れた書き込み特性を有する磁気メモリ装置を提供する。
【解決手段】膜面に対して垂直に電流を流すことによって磁気抵抗変化を得る構成であり、磁化固定層５と、この磁化固定層５上に形成されたトンネルバリア層６と、このトンネルバリア層６上に形成され、結晶化温度が６２３Ｋ以上である非晶質強磁性材料を含む、磁化自由層７とを有する磁気抵抗効果素子１と、この磁気抵抗効果素子１を厚み方向に挟むビット線及びワード線とを備えた磁気メモリ装置を構成する。 （もっと読む）

【課題】新規な構造の磁気多層膜およびその製造方法を提供する。
【解決手段】基板と、基板上に形成されたＣｏ、ＦｅおよびＢを含む磁性合金からなる強磁性体層５０１，５０５と、強磁性体層上に（００１）結晶面が優先配向した多結晶ＭｇＯ５０３と、を有することを特徴とする磁気多層膜。前記磁性合金は、ＦｅＣｏＢ、ＦｅＣｏＢＳｉおよび又はＦｅＣｏＢＰのいずれかである。また、その製造方法は、基板を準備する工程と、基板上にＣｏ、ＦｅおよびＢを含むアモルファス磁性合金からなる層を形成する工程と、アモルファス磁性合金からなる層上にアモルファスＭｇＯ層を形成する工程と、アニール処理を行う工程を有する磁気多層膜の製造方法。 （もっと読む）

【課題】ＭＲＡＭにおいては、書き込み電流の低減やディスターブ回避を目的に、書き込みに使用する配線を強磁性体膜で覆うクラッド配線構造がよく用いられている。また、高信頼性製品の信頼性確保のためＣｕ配線中に微量のＡｌを添加するＣｕＡｌ配線が広く使用されている。ＭＲＡＭも高信頼性製品に搭載される可能性が高く、信頼性は重要である。しかし、クラッド配線は、もともと配線抵抗が高いＣｕＡｌ配線の配線抵抗を更に上昇させるというデメリットがあるため、両方の技術を同時に使用すると配線抵抗のスペックを満たさなくなる可能性が高い。
【解決手段】本願発明は、多層銅埋め込み配線を有する半導体装置において、ＭＲＡＭメモリセルマトリクス領域を構成する複数の銅埋め込みクラッド配線の銅配線膜を比較的純粋な銅で構成し、これらの配線層よりも下層の銅埋め込み非クラッド配線の銅配線膜を、Ａｌを添加したＣｕＡｌ配線膜とするものである。 （もっと読む）

【課題】従来のＴＭＲ素子に比べて磁気抵抗を大きくし、出力電圧を大きくすることを目的とする。
【解決手段】磁気抵抗素子は、基板と、前記基板上に形成されたＣｏ，Ｆｅ，Ｂを含む磁性合金からなる強磁性体層と、前記強磁性体層上にトンネル障壁層として（００１）結晶面が優先配向した多結晶ＭｇＯとを有することに特徴がある。 （もっと読む）

【課題】垂直磁化膜を用いた磁壁移動型のＭＲＡＭにおいて、磁化記録層への磁壁導入処理を容易に実現する。
【解決手段】磁壁移動型のＭＲＡＭは、垂直磁化膜である磁化記録層と、磁化記録層から電気的に絶縁された初期化配線と、を備える。磁化記録層は、第１磁化固定領域と、第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域との間をつなぐように設けられた磁化反転領域と、を有する。磁化固定領域と磁化反転領域との境界には磁壁が形成される。磁壁を磁化記録層に導入する初期化処理の際、初期化配線には初期化電流が流れ、初期化電流によって磁化記録層には電流誘起磁界が印加される。その電流誘起磁界の強度あるいは方向が第１磁化固定領域と第２磁化固定領域とで異なるように、初期化配線が配置されている。 （もっと読む）

【課題】従来のＴＭＲ素子に比べて磁気抵抗を大きくし、出力電圧を大きくすることを目的とする。
【解決手段】磁気抵抗素子は、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第１の強磁性体層と、ＢＣＣ構造を有するＦｅ系合金であって（００１）結晶面が優先配向した単結晶または（００１）結晶面が優先配向した多結晶からなる第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に位置するトンネル障壁層とを有し、前記トンネル障壁層が、（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯを含み、前記（００１）結晶面が優先配向した単結晶ＭｇＯあるいは（００１）結晶面が優先配向した多結晶ＭｇＯのトンネル障壁の高さφが０．２〜０．５ｅＶであることに特徴がある。 （もっと読む）

【課題】電源投入後、高速なセットアップが可能な不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置は、データを不揮発的に記憶するメモリセルを有する第１および第２のメモリモジュール１６−１、１６−２と、第１および第２のメモリモジュールとそれぞれ接続されて、前記第１および第２のメモリモジュールを駆動するための外部電源を供給する第１および第２の外部電源線ＶＬ１１、ＶＬ１２とを備え、第１の外部電源線の電源容量Ｃ１は、前記第２の外部電源線の電源容量Ｃ２よりも小さい。 （もっと読む）

【課題】 三端子型磁気抵抗効果素子に関し、一次元線状巨大磁気抵抗素子の特性や磁壁の移動を外部から制御する。
【解決手段】 第１の強磁性体層と、前記第１の強磁性体層より保磁力の大きな第２の強磁性体層と、前記第１の強磁性体層と前記第２の強磁性体層との間に設けられた膜厚が単調に変化する非磁性体と、前記第１の強磁性体層上にゲート絶縁膜を介して設けられたゲート電極とを設ける。 （もっと読む）

【課題】メモリセルのトランジスタの配置効率が高い不揮発性半導体記憶装置を提供する。
【解決手段】このＭＲＡＭでは、各メモリセルＭＣのアクセストランジスタを２つのトランジスタＱＡ，ＱＢに分割し、トランジスタＱＡ，ＱＢのゲートをそれぞれワード線ＷＬＡ，ＷＬＢに接続し、奇数番のメモリブロックＭＢのワード線ＷＬＡ，ＷＬＢを主ワード線ＭＷＬＡに接続し、偶数番のメモリブロックＭＢのワード線ＷＬＡ，ＷＬＢを主ワード線ＭＷＬＢに接続する。したがって、メモリセルＭＣのトランジスタの配置効率を高めることができる。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】生産コストを抑えながら高いスループットが得られる半導体装置の製造方法と半導体装置とを提供する。
【解決手段】ヨークカバーとなる積層膜として、バリアメタル層、磁性体層およびバリアメタル層が順次形成される。次に、積層膜ＭＬに、四フッ化炭素（ＣＦ₄）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理、一酸化炭素（ＣＯ）、アンモニア（ＮＨ₃）ガスおよびアルゴン（Ａｒ）ガスの混合ガスによる反応性イオンエッチング処理、四フッ化炭素（ＣＦ₄）ガスとアルゴン（Ａｒ）ガスとの混合ガスによる反応性イオンエッチング処理を施すことにより、ヨークカバーＹＣが形成される。 （もっと読む）