【課題】磁気抵抗素子の短絡不良等が軽減される半導体装置と、その製造方法とを提供する。
【解決手段】メモリセルが形成される層間絶縁膜３３において、磁気抵抗素子５１が形成されるメモリセル領域Ｍに位置する層間絶縁膜３３の部分の上面の位置が、周辺領域Ｐに位置する層間絶縁膜３３の部分の上面の位置よりも低く形成されている。磁気抵抗素子５１を覆うように、層間絶縁膜４０が形成されている。その層間絶縁膜４０に、磁気抵抗素子に電気的に接続されるビット線４１が形成されている。磁気抵抗素子５１の直下にディジット線３１が形成されている。 （もっと読む）

【課題】磁気トンネル接合部（ＭＴＪ）を有するメモリセルを用いてデータ記憶を行なう薄膜磁性体記憶装置において、データ読出動作を高速化する。
【解決手段】ＭＴＪメモリセルに対しては、データ書込およびデータ読出にそれぞれ用いられるライトワード線ＷＷＬおよびリードワード線ＲＷＬが独立して設けられる。メモリアレイ１０を列方向に分割して形成される領域ＡＲ１，ＡＲ２ごとにリードワード線ＲＷＬを分割配置することによって、リードワード線ＲＷＬにおける信号伝搬遅延を低減して、データ読出動作を高速化できる。各リードワード線ＲＷＬの活性化は、行選択結果に応じてライトワード線ＷＷＬと階層的に制御される。ワード線電流制御回路４０は、データ書込時およびデータ読出時のそれぞれに対応して、ライトワード線ＷＷＬにおける電流経路を形成および遮断する。 （もっと読む）

【課題】磁気トンネル接合部（ＭＴＪ）を有するメモリセルを用いてデータ記憶を行なう薄膜磁性体記憶装置において、データ読出動作を高速化する。
【解決手段】ＭＴＪメモリセルに対しては、データ書込およびデータ読出にそれぞれ用いられるライトワード線ＷＷＬおよびリードワード線ＲＷＬが独立して設けられる。メモリアレイ１０を列方向に分割して形成される領域ＡＲ１，ＡＲ２ごとにリードワード線ＲＷＬを分割配置することによって、リードワード線ＲＷＬにおける信号伝搬遅延を低減して、データ読出動作を高速化できる。各リードワード線ＲＷＬの活性化は、行選択結果に応じてライトワード線ＷＷＬと階層的に制御される。ワード線電流制御回路４０は、データ書込時およびデータ読出時のそれぞれに対応して、ライトワード線ＷＷＬにおける電流経路を形成および遮断する。 （もっと読む）

【課題】 自己参照磁気ランダムアクセスメモリセルを提供する。
【解決手段】 本発明は、センス層および記憶層間に含まれる絶縁層から形成された磁気トンネル接合部を含む磁気ランダムアクセスメモリセルに関する。本開示はまた、メモリセルに書き込み、かつ読み出すための方法であって、書き込み動作中に、データを前記記憶層に書き込むために前記記憶層の磁化方向を切り替えることと、読み出し動作中に、前記センス層の磁化方向を第１の配向される磁化方向に配向することと、前記磁気トンネル接合部の第１の抵抗値を測定することによって、前記書き込みデータを前記第１の配向された磁化方向と比較することと、を含む方法に関する。開示のメモリセルおよび方法によって、低電力消費および向上した速度で書き込みおよび読み出し動作を実行することが可能になる。 （もっと読む）

【課題】ＭＴＪメモリセルを有するＭＲＡＭデバイスにおいて、データ読出動作の高速化および、配線層数の減少による製造コスト低減を図る。
【解決手段】ＭＴＪメモリセルは、記憶データのデータレベルに応じて抵抗値が変化する磁気トンネル接合部ＭＴＪと、アクセストランジスタＡＴＲとを備える。アクセストランジスタＡＴＲのゲートはリードワード線ＲＷＬと結合される。ビット線ＢＬは、磁気トンネル接合部ＭＴＪと直接結合されず、アクセストランジスタＡＴＲを介して磁気トンネル接合部ＭＴＪと電気的に結合される。磁気トンネル接合部ＭＴＪは、ライトワード線ＷＷＬおよびアクセストランジスタＡＴＲの間に結合される。データ読出時において、ライトワード線ＷＷＬの電圧は接地電圧Ｖｓｓに設定されて、データ読出のための電流経路が形成される。さらに、ライトワード線ＷＷＬは、ビット線ＢＬよりも上層側に形成される。 （もっと読む）

【課題】書込条件の最適化および良否判断を正確に行うことのできる磁気メモリデバイスを提供する。
【解決手段】複数の磁気メモリセルを有するメモリサブアレイ１０２０と、定電流源１０３０と、メモリサブアレイ１０２０と連結された行方向ドライバ１０５０および列方向ドライバ１０４０と、メモリサブアレイ１０２０と連結されたアドレスレジスタ１０６５、データレジスタ１０５５、アドレスマルチプレクサ１０９０、センスアンプ１０８５、および入出力バッファ１０９５と、アドレスマルチプレクサ１０９０と連結されたアドレスバッファ１０８０とを備える。これにより、他の磁気メモリセルの磁化状態に対して悪影響を与えることのない最適な書込電流の設定が容易になされる。 （もっと読む）

【課題】正確に書込データを選択メモリセルに書込むことのできる磁気メモリ装置を提供する。
【解決手段】メモリセルに書込み電流を伝達する書込電流線（ＢＬ０、ＢＬ１）と平行にかつ異なる配線層に、制御信号を転送する分割構造の制御信号線（２１０ｌ、２１１ａ
、２１１ｂ）を配置する。電流ドライブ回路が各書込み電流線に対応して配置されて、制御信号線上の制御信号と書込データとに従って対応の書込電流線に電流を流す。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリを提供する。
【解決手段】 高温閾値で調整可能な第１の磁化を有する強磁性記憶層、固定された第２の磁化を有する強磁性基準層、及び強磁性記憶層と基準層との間に配置された絶縁層から形成された磁気トンネル接合部と、前記磁気トンネル接合部に電気的に接続されかつワード線を介して、制御可能な選択トランジスタと、前記磁気トンネル接合部に電気的に接続され、少なくとも書き込み電流を伝達する電流線と、を含む、熱支援切り替え（ＴＡＳ）書き込み手順を備えた磁気ランダムアクセスメモリ（ＭＲＡＭ）セルであって、強磁性記憶層の結晶磁気異方性が、強磁性基準層の結晶磁気異方性とほぼ直角であることを特徴とする磁気ランダムアクセスメモリ（ＭＲＡＭ）セル。ＳＴＴベースＴＡＳ−ＭＲＡＭセルは、熱安定性を実現するのと同時に、低い書き込み電流密度を必要とする。 （もっと読む）

【課題】比較的に低い温度で結晶格子の規則化を実現することができるホイスラー金属の製造方法を提供する。
【解決手段】ホイスラー金属の製造方法の一具体例は、ホイスラー金属の全ての構成元素を含有する積層体６８を形成する工程と、積層体６８に加熱処理を施す工程とを備える。積層体６８の各層は、ホイスラー金属の構成元素から選択される少なくとも１以上の構成元素で形成される。 （もっと読む）

【課題】ＭＲＡＭの情報の記録動作時における安定動作と、記録情報の安定保持とを可能にした磁気記憶装置を提供する。
【解決手段】ダイ１１０は、基板と、第１および第２配線と、磁気記憶素子と、第１の磁気シールド構造とを有する。第１の磁気シールド構造は、平面視において磁気記憶素子を覆うように形成されている。第２および第３の磁気シールド構造１１３、１１４は、厚み方向においてダイ１１０を挟んでいる。リードフレーム部材１１２は、ダイ１１０が実装され、かつ強磁性体を含有する。リードフレーム部材１１２は平面視においてダイ１１０の一部のみと重複している。 （もっと読む）

【課題】磁界書き込み方式の磁気抵抗記憶装置において、記憶情報の熱的安定性を確保しながら、書き込み電流を低減すること。
【解決手段】磁気抵抗記憶装置は、磁気抵抗素子と、第１電流端子及び第２電流端子に接続された配線層と、を備える。データ書き込み時、配線層を通って第１電流端子と第２電流端子との間に書き込み電流が流れる。磁気抵抗素子は、磁化方向が固定された磁化固定層と、書き込み電流により発生する磁界に応じて磁化方向が反転する磁化自由層と、磁化固定層と磁化自由層との間に挟まれた非磁性層と、を備える。配線層は、磁気抵抗素子と少なくともオーバーラップする配線中央部と、配線中央部よりも外側に位置し、配線中央部よりも抵抗値が高い配線側部と、を含む。 （もっと読む）

本発明は、渦状態の平面磁気セル（４）のネットワークを含む磁気記憶装置（１）であって、各セルの渦コアが、反対方向でありかつセル（４）面に垂直な第１と第２の平衡位置のいずれかの磁化を有し、２つの位置のそれぞれが２進情報を表す、磁気記憶装置（１）に関する。装置（１）は、セルに格納される２進情報を書き込む手段（５、８ａ、８ｂ、３）であって、各セル（４）の近傍で前記セル（４）面にほぼ垂直な第１のバイアス静磁場と前記セル（４）にほぼ平行な直線偏波無線周波数磁場とを選択的に印加する手段を含む書き込み手段（５、８ａ、８ｂ、３）を含む。説明の装置はまた、点接触（７）により渦コアの周囲の領域を介し電流線を導くことにより、２つの交差する電極（６）と（９）間の選択的輸送測定を使用して、好ましくは共振的に極性を読み取る手段を含む。
（もっと読む）

【課題】磁気記憶素子の機能低下を抑制することのできる磁気記憶装置およびその製造方法を提供する。
【解決手段】磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。磁気記憶素子ＭＭは、ディジット線ＤＬとビット線ＢＬとの交差部分において、ディジット線ＤＬの上であってビット線ＢＬの下に配置されている。ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。幅ＷＤＬは磁気記憶素子ＭＭの幅ＷＭＭ１よりも大きく、かつ幅ＷＢＬは磁気記憶素子ＭＭの幅ＷＭＭ２よりも小さい。 （もっと読む）

【課題】内部回路の動作パラメータなどの設定を行うデータを長期にわたって安定に供給する。
【解決手段】第１の動作モード（ＰＲＯＭ）時には、不揮発性メモリセルに対し非破壊的に書換え可能な態様でデータを書込み、第２の動作モード（ＯＴＰ）時には不揮発性メモリセルに対し、破壊的に書換え不可能な態様でデータを書込む。この不揮発性メモリセルは、記憶素子として、可変磁気抵抗素子を有し、可変磁気抵抗素子の抵抗値に応じて情報を不揮発的に記憶する。 （もっと読む）

【課題】磁気抵抗変化素子を備えたメモリセルに記憶された２値の情報を適切に読み出すことができる半導体記憶装置等を提供する。
【解決手段】記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイ５１と、参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイ５３と、前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段５６と、が設けられている。更に、前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段５５と、前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段５４と、が設けられている。 （もっと読む）

【課題】低コストでホイスラー合金の規則化を促進させ、高い磁気抵抗効果を実現すること。
【解決手段】下地層１１に自由磁化層１２、非磁性層１３、固定磁化層１４、反強磁性層１５および保護層１６を積層した積層構造を有する磁気抵抗効果素子１において、自由磁化層１２を固定磁化層１４のうち少なくともいずれか１層をホイスラー合金で形成し、下地層、非磁性層１３、保護層１６のうち少なくとも１層をＢ２規則化構造の合金層で形成する。 （もっと読む）

【課題】 磁気記憶層、基準層及び基準層と記憶層の間に挿入された絶縁層から成る磁気トンネル接合部と、磁気トンネル接合部の一方の端を第一の選択用トランジスタと横方向に接続する第一のストラップ部分とを有する、熱アシストスイッチング書込手順による磁気ランダムアクセスメモリ（ＭＲＡＭ）の記憶素子である。
【解決手段】 この記憶素子には、第一のストラップ部分と逆側に延びるとともに、磁気トンネル接合部の前記の一方の端を第二の選択用トランジスタと横方向に接続する第二のストラップ部分が更に設けられており、これらの第一と第二のストラップ部分は、第一と第二の選択用トランジスタを介して電流が流れるように構成されている。ここで開示した記憶素子の電気消費量は、従来のＭＲＡＭ記憶素子よりも少ない。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置の生産性を向上させる。
【解決手段】シリコン基板１を覆う層間絶縁膜ＩＬと、複数のメモリセルとを有する半導体装置であって、複数のメモリセルは、層間絶縁膜ＩＬ内に配置された記憶素子部ｍｒ１と、記憶素子部ｍｒ１に電気的に接続するようにして配置された下部電極ＢＥおよび上部電極ＴＥとを有する。下部電極ＢＥと上部電極ＴＥとは層間絶縁膜ＩＬ内において互いに交差するようにして配置され、その交差部に挟まれるようにして記憶素子部ｍｒ１が配置されている。記憶素子部ｍｒ１は、磁気抵抗メモリ、相変化メモリ、または、抵抗変化メモリからなる。 （もっと読む）

【課題】本発明は、裏面コンタクト電極と拡散層とのコンタクト抵抗が低減して、半導体装置の動作速度の向上を図ることを可能にする。
【解決手段】基板１０の表面側に形成された拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎと、前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎの表面に形成されていて前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎよりも抵抗が低い低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎと、前記基板１０の裏面側より前記基板１０を貫通して前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎを通して前記低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎに接続された裏面コンタクト電極６３Ｐ、６４Ｐ、６３Ｎ、６４Ｎを有する。 （もっと読む）