【課題】磁気ランダム・アクセス・メモリのデータ書込部のレイアウト面積を低減する。
【解決手段】可変磁気抵抗素子（ＶＲ）の磁化容易軸（ＥＸ）と直交する方向に書込ビット線（ＷＢＬ０，ＷＢＬ１）を配置し、書込ビット線ドライブ回路（２２Ｕ，２２Ｌ）により、書込データに応じた方向に、書込ビット線に電流を流す。一方、ビット線（ＢＬ０−ＢＬ３）には、データ書込時、固定された方向に電流を流す。書込ビット線両側に配置される書込ビット線ドライブ回路において、複数の書込ビット線に共通に書込ビット線ドライバ（３０ｕ）を配置し、他方側の書込ビット線ドライブ回路においては、個々に書込ビット線に対し書込ビット線ドライバを配置する。 （もっと読む）

【課題】磁気ランダム・アクセス・メモリの書込に関連する回路のレイアウト面積を低減する。
【解決手段】可変磁気抵抗素子（ＶＲ）の磁化容易軸（ＥＸ）と直交する方向に書込ビット線（ＷＢＬ０，ＷＢＬ１）を配置し、書込データに応じて双方向に書込ビット線に電流を流す。一方、書込ビット線と交差するようにビット線（ＢＬ０−ＢＬ３）を配置し、書込データの論理値にかかわらず一定方向に電流を流す。書込ビット線へは、セルトランジスタ（ＣＴ）の耐圧よりも高い高電圧（ＶＣＣ）から電流を供給する。 （もっと読む）

【課題】データ信号の誤反転確率が低い半導体装置を提供する。
【解決手段】このＭＲＡＭ４は、（ｍ＋１）行（ｎ＋１）列に配列された（ｍ＋１）×（ｎ＋１）個のメモリセルＭＣと、各行に対応して設けられたディジット線ＤＬと、各列に対応して設けられたビット線ＢＬとを備え、選択された行のディジット線ＤＬに磁化電流Ｉｍを流してその行の各メモリセルＭＣを半選択状態にし、（ｎ＋１）本のビット線ＢＬにそれぞれ（ｎ＋１）ビットのデータ信号の論理に応じた方向の書込電流Ｉｗを流して（ｎ＋１）個のメモリセルＭＣにそれぞれ（ｎ＋１）ビットのデータ信号を書込む。したがって、ディジット線ＤＬの磁界によってデータ信号の誤反転が発生することがない。 （もっと読む）

【課題】メモリセルサイズの増加を招くことなく、安定的かつ効率的にデータ書込電流を供給可能な構成を備えた薄膜磁性体記憶装置を提供する。
【解決手段】ライトディジット線ＷＤＬは、データ書込電流の供給時に電源配線９０と接続される。ライトディジット線ＷＤＬは、電源配線９０側の末端付近に、ＭＴＪメモリセルの配置位置に対応する定常部分９３と比較して断面積を増大ざせた強化部分９５を有する。これにより、定常部分９３ではＭＴＪメモリセルの最小設計ルールに従った配線幅とすることによってメモリセルを高集積に配置できるとともに、電源配線９０側の末端付近で金属原子の移動による配線幅の減少が生じても、この部分で電流密度が局所的に増大して動作信頼性に影響を与えることを防止できる。 （もっと読む）

【課題】メモリセルサイズの増加を招くことなく、安定的かつ効率的にデータ書込電流を供給可能な構成を備えた薄膜磁性体記憶装置を提供する。
【解決手段】各ビット線ＢＬの両端には、データ書込電流を流すためのビット線ドライバ５０が配置される。各ビット線の一端は、データ読出時に選択メモリセルからの読出データを伝達するための読出選択ゲート６５を介して、データバスＲＤＢ１またはＲＤＢ２と接続される。読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。これにより、データ書込電流の電流経路を短くして、その経路抵抗を低減できるので、データ書込電流の確保が容易になる。 （もっと読む）

【課題】電気抵抗率を低下させつつ磁気抵抗変化率を増大させることができる電磁変換素子およびその製造方法を提供する。
【解決手段】磁気抵抗効果素子４２は、所定の方向に磁化を固定する固定磁化層５５と、固定磁化層５５上に積層されて、Ｂ（ボロン）を含む絶縁材料から形成される絶縁層５９と、絶縁層５９上に積層されて強磁性材料から形成され、外部磁化の作用に応じて磁化方向の変化を許容する自由磁化層６１とを備える。こうした磁気抵抗効果素子４２では絶縁層５９にＢが含まれる。Ｂの働きで絶縁層５９では伝導パスが増大する。その結果、従来の磁気抵抗効果素子に比べて電気抵抗率（ＲＡ）は低下する。同時に、磁気抵抗変化率（ＭＲ比）は増大する。その結果、磁気抵抗効果素子の感度は高められる。こういった磁気抵抗効果素子は記録密度の向上に大いに貢献することができる。 （もっと読む）

【課題】隣接した磁気トンネル接合装置間の干渉現象および電気的な短絡を防止することのできる磁気トンネル接合装置およびその製造方法を提供することである。
【解決手段】所定の間隔を有する複数の開口部を備える絶縁膜を形成するステップと、前記開口部の底面および側壁に第１電極を形成するステップと、前記第１電極上に磁気トンネル接合層を形成するステップと、前記磁気トンネル接合層上に残りの前記開口部を埋め込む第２電極を形成するステップと、を含む。 （もっと読む）

【課題】製造工程を複雑化することなく、配線の信頼性低下を招かない、配線構造を有する半導体装置及びその製造方法を得る。
【解決手段】接続孔３０の底面及び側面上並びに配線用溝３１の底面及び側面上にＴａ／ＴａＮ積層バリア層１２を介して、ＮｉＦｅ磁性層１３をＰＶＤ装置のＮｉＦｅチャンバを用いたＰＶＤ法によって成膜する。次に、同一のＰＶＤ装置の同一のＮｉＦｅチャンバを用いて、成膜条件を変更することにより、接続孔３０及び配線用溝３１の底面上及び層間絶縁膜１１の表面上におけるＮｉＦｅ磁性層１３を選択的に除去する。さらに、同一のＰＶＤ装置のＴａチャンバ及びＣｕチャンバを用いて、接続孔３０の底面及び側面上並びに配線用溝３１の底面及び側面上にＴａバリア層及びＣｕシード層を順次形成する。 （もっと読む）

【課題】読出動作の高速化を図ることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】このＭＲＡＭの比較回路１０は、それぞれ電源電圧ＶＤＤのラインとノードＮ２７，Ｎ２８の間に接続されたトランジスタ２７，２８と、トンネル磁気抵抗素子ＴＭＲに電流を流すトランジスタ２９と、参照電流を流すトランジスタ３０と、ノードＮ２７，Ｎ２８の電圧を比較してデータ信号Ｑ０を生成する差動増幅回路４１と、電源電圧ＶＤＤを降圧してトランジスタ２７，２８のゲート電圧ＶＧを生成するゲート電圧発生回路２６とを備える。したがって、電源電圧ＶＤＤの上昇に伴うトランジスタ２７，２８の抵抗値の低下を抑制でき、ノードＮ２７の電圧Ｖ２７の振幅ΔＶの低下を抑制できる。 （もっと読む）

【課題】不揮発的にコンフィギュレーションデータを格納し、かつ高速でコンフィギュレーションを実行することのできるプログラマブル・ロジック装置を実現する。
【解決手段】プログラマブル・ロジック装置の内部状態を設定するプログラム素子（ＰＥ）を、可変磁気抵抗素子（ＴＭＲ０，ＴＭＲ１）とインバータラッチ（ＩＶ０，ＩＶ１）とで構成する。可変磁気抵抗素子にコンフィギュレーションデータを格納し、インバータラッチのストレージノード（ＮＭ０，ＮＭ１）へのデータ転送時にインバータを構成するトランジスタ（ＰＴ０，ＰＴ１，ＮＴ０，ＮＴ１）のバックゲートバイアスをフォワードバイアス状態に設定するなどのデータ転送アシストを行う。 （もっと読む）

１本のフィールド線５と、少なくとも２つの熱支援型スイッチング磁気トンネル接合ベースの磁気ランダムアクセスメモリセル１００とを備えるメモリユニットであって、各セル１００が、磁気記憶層と磁気基準層の間に配設された絶縁層を備える磁気トンネル接合部２を有し、選択トランジスタ３が、磁気トンネル接合部２に接続され、１本のフィールド線５が、セル１００の磁気トンネル接合部２の記憶層の磁化を切り替えるためのフィールド電流を通すために使用されるメモリユニット。メモリユニットのアレイを組み立てることによって磁気メモリデバイスを形成することができ、フィールド線５によって、セル１００の少なくとも２つの隣接する磁気トンネル接合部２に同時にアドレスすることができる。このメモリユニットおよび磁気メモリデバイスは表面積がより小さい。より高密度のメモリユニットを備える磁気メモリデバイスを製造することができ、したがってダイ製造コストが低減され、電力消費も低減される。
（もっと読む）

【課題】多層配線に挟まれたある層の層間絶縁膜が厚薄各部分を有し、容易に製造することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、第１領域と第２領域を有する半導体基板と、第１領域の半導体基板上方に配置されたＭＴＪと、ＭＴＪを覆うように配置され、第２領域上方よりも第１領域上方の膜厚が薄い絶縁膜と、絶縁膜中に配置され、ＭＴＪと電気的に接続された導電膜と、第１領域上方の絶縁膜上方に形成され、導電膜と電気的に接続されたビット線と、第２領域上方の絶縁膜上方に形成された配線と、を備える。 （もっと読む）

【課題】磁気抵抗効果素子間のばらつきを低減する。
【解決手段】本発明の例に関わる磁気抵抗効果素子は、少なくとも２つの方向に沿ってそれぞれ延びる延在部１Ａ，１Ｂを有し、その延在部の延在方向に沿ったそれぞれ異なる複数の磁化容易軸を有する磁化固定層１と、磁化固定層１上に設けられるトンネルバリア層２と、トンネルバリア層２上に設けられ、磁化方向が可変となる磁化自由層３とを備える。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止し得る半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、基板２０と、基板２０の主面上に形成され、かつ配線層を含む半導体素子１２と、半導体素子１２を被覆する磁性体からなる磁気シールド膜１５と、半導体素子１２と磁気シールド膜１５との間に介在し、かつ磁気シールド膜１５の磁性体材料の拡散を防止するバッファ膜１４と、を有する。バッファ膜１４は、磁性体材料の拡散防止効果をもたらすとともに、磁気シールド膜の結晶化を促進する効果も有する。 （もっと読む）

【課題】ピン層，スペーサ層，フリー層の積層構造を用いない磁気抵抗効果素子を提供す
る。
【解決手段】磁気抵抗効果素子が，磁化方向が実質的に固着された第１の磁性層と，前記
第１の磁性層上に配置され，かつ酸化物，窒化物，酸窒化物，金属のいずれか１つからな
る薄膜層と，前記薄膜層上に配置され，かつ磁化方向が実質的に固着された第２の磁性層
と，を具備する。薄膜層が外部磁場を検知することで，磁気抵抗効果素子の磁気抵抗が変
化する。 （もっと読む）

【課題】データ信号の誤書込を防止することが可能な半導体記憶装置を提供する。
【解決手段】このＭＲＡＭのＤＬドライバ６，７では、選択されたディジット線グループＤＬＧに対応するトランジスタ２０，２３を導通させて、１６本のディジット線ＤＬを電源電圧ＶＤＤに充電するとともにノードＮ２１を所定の電圧ＶＰ１＝ＶＤＤ−ＶＴＨ１に充電した後、選択されたディジット線ＤＬに対応するトランジスタ２１を導通させて磁化電流ＩＤＬを流す。したがって、トランジスタ２１の導通時に磁化電流ＩＤＬのオーバーシュートが発生することを防止できる。 （もっと読む）

【課題】ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。
【解決手段】強磁性体であって、一方のスピンに対しては金属的なバンド構造（以下、「金属的スピンバンド」と称する。）を、他方のスピンに対しては半導体的又は絶縁体的なバンド構造（以下、「半導体的スピンバンド」と称する。）をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、該強磁性ソースから注入されたスピン偏極した前記伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、前記強磁性ソースと前記強磁性ドレインとの間に設けられ、前記強磁性ソース及び前記強磁性ドレインのそれぞれと接合した半導体層と、前記半導体層に対して形成されるゲート電極とを有することを特徴とするトランジスタ。 （もっと読む）

【課題】ＭＴＪ素子の磁性体材料の特性に悪影響を与えることなく、信頼性の高い上部配線を形成することができる半導体装置及びその製造方法を得る。
【解決手段】前処理として還元性のＮＨ₃やＨ₂によるプラズマ処理を実施する。その後、ＭＴＪ素子に引張ストレスを印加する引張応力シリコン窒化膜５５ｐをクラッド層５３ｂ及びクラッド層５３ｂが形成されていない層間絶縁膜上に成膜する。続いて、ＭＴＪ素子に圧縮ストレスを印加する圧縮応力シリコン窒化膜５５ｃを引張応力シリコン窒化膜５５ｐ上に成膜する。これらの引張応力シリコン窒化膜５５ｐ及び圧縮応力シリコン窒化膜５５ｃの成膜条件は、平行平板型プラズマＣＶＤ装置を用いて、ＲＦパワーは０．０３〜０．４Ｗ／ｃｍ²の範囲で、成膜温度は２００〜３５０℃の範囲にそれぞれ設定される。 （もっと読む）

【課題】ＣＰＰ型の磁気抵抗効果素子のスピンバルブ膜においてリファレンス層と他の層との間の交換結合を維持しつつリファレンス層中のＧｅ等の元素の拡散を防止し得る構成を提供することを目的とする。
【解決手段】ＣＰＰ型の磁気抵抗効果素子のスピンバルブ層に含まれるリファレンス層の下部及び上部のうちの少なくとも一方にＡｌの薄膜よりなる拡散防止層を形成する。 （もっと読む）

【課題】 楕円接合部を有する磁気ランダムアクセスメモリを提供する。
【解決手段】 本発明は、熱アシスト切り替え（ＴＡＳ）書き込み手順を使用する磁気トンネル接合（ＭＴＪ）ベースの磁気ランダムアクセスメモリ（ＭＲＡＭ）セルであって、高温閾値よりも上の場合に調整可能な磁化を有する強磁性記憶層、固定磁化を有する基準層、および記憶層と基準層との間に配置される絶縁層から形成される磁気トンネル接合部を備え、前記磁気トンネル接合部は異方性形状を有し、前記強磁性記憶層は、接合部の異方性形状の長軸に本質的に直交する配向の結晶磁気異方性を有する、ＴＡＳ ＭＴＪベースのＭＲＡＭセルに関する。本発明のＴＡＳ ＭＴＪベースのＭＲＡＭセルの利点は、従来技術によるＭＴＪベースのＭＲＡＭセルおよびＴＡＳ ＭＴＪベースのＭＲＡＭセルと比較して、組立プロセスに由来する磁気トンネル接合部の形状異方性のばらつきの影響が低く、かつ消費電力が低いことを含む。 （もっと読む）