【課題】 誤り訂正符号の誤り訂正能力を超えてエラーが発生した場合であっても、故障したメモリチップを特定することが可能な記録ユニット及び故障チップ特定方法を提供する。
【解決手段】 記録ユニットは、記録部、誤り検出符号付加部、書込み用バッファメモリ、誤り訂正符号付加部及びメモリコントローラを具備する。記録部は、所定の書込み容量単位でデータを書き込み可能な複数のメモリチップを備える。誤り検出符号付加部は、受信したデータストリームの所定容量のデータセグメント毎に誤り検出符号を付加する。書込み用バッファメモリは、誤り検出符号付加部からのデータストリームを一時的に保持して出力する。誤り訂正符号付加部は、書込み用バッファメモリからのデータストリームに誤り訂正符号を付加する。メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 （もっと読む）

【課題】復号化回路を備えたメモリコントローラにおいて、シンドロームを算出する処理から誤り位置多項式を導出する処理への処理の引継ぎの円滑化と、誤り位置多項式を導出する処理の効率化を図る。
【解決手段】データ保持回路内の領域、シンドローム保持回路内の領域及び係数保持回路内の領域は、相互に対応関係が定められており、データ保持回路内の第１の領域に保持されたデータに基づいて算出されたシンドロームは、当該第１の領域に対応するシンドローム保持回路内の領域である第２の領域に保持され、当該第２の領域に保持されたシンドロームに基づいて算出された係数は、当該第２の領域に対応する係数保持回路内の領域である第３の領域に保持され、当該第３の領域に保持された係数に基づいて、当該第１の領域に保持されたデータのビットエラーが訂正される。 （もっと読む）

【課題】エラー耐性を改善しつつ、高速リード転送と低消費電力の双方を満足する半導体記録装置を提供する。
【解決手段】半導体記録再生装置１０は、外部機器とユーザデータを送受信する外部インタフェイス部１と、ユーザデータに対するパリティデータを生成するとともに、パリティデータを用いてユーザデータのエラーを訂正する第１のＥＣＣ処理部３と、ユーザデータを複数に分割し、分割したユーザデータおよびパリティデータを、フラッシュメモリ６ａ〜６ｅに記録するとともに、パリティデータを除くユーザデータを読み出す第１の再生モードと、パリティデータを含むユーザデータを読み出す第２の再生モードを有し、何れかのモードでフラッシュメモリ６ａ〜６ｅからユーザデータを読み出して再生するＥＣＣ制御部２と、を備える。 （もっと読む）

【課題】不揮発性メモリからプログラムを読み出して電子機器を起動する場合の信頼性を向上させるプログラム起動制御方法および電子機器を提供する。
【解決手段】電子機器は、表示部１２と、操作部１３と、起動するための同一の起動用プログラムを格納した複数のＮＡＮＤフラッシュメモリ１０２，１０３とを有し、メモリ１０２から読み出した第１起動用プログラムのデータ誤りを検出すると（Ｓ２０３；Ｙ）、メモリ１０３から第２起動用プログラムを読み出し（Ｓ２０４）、第１起動用プログラムを第２起動用プログラムで書き換えるか否かの選択メッセージを表示部１２に表示させ（Ｓ２０５）、操作部１３を通して書き換えが選択されると（Ｓ２０６；Ｙ，Ｓ２０７；Ｙ）、書き換えを実行する（Ｓ２０８−Ｓ２１１）。 （もっと読む）

【課題】バーストエラーが発生したために、読み出されたデータに含まれる全てのビットの論理値が、“１”又は“０”になったときに、そのバーストエラーの発生を高い確率で検出すること。
【解決手段】ビットエラーを訂正するためのＥＣＣに符号化されたデータと共に、論理値０のビットと論理値１のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。そして、そのデータをフラッシュメモリから読み出したときに、そのデータ及びそのデータと共に書き込まれた整合性符号に含まれる全てのビットが論理値０のビットであるとき、又は、その全てのビットが論理値１のビットであるとき、ＥＣＣに基づいて訂正不能エラーの発生が検出されなかった場合でも、訂正不能エラーが発生したと判断し、ホストシステムにその旨を通知する。 （もっと読む）

【課題】チャンネル毎に設けられた複数個のシンドローム計算回路と共用される1個の誤り訂正回路を用いてフラッシュメモリから読み出されたデータを復号化するときに、複数個のシンドローム計算回路から誤り訂正回路への復号化処理の引継ぎを円滑に行うこと。
【解決手段】各チャンネルを介して読み出されたデータに基づいてシンドロームを算出する算出処理が、チャンネル毎に独立して実行され、算出されたシンドロームはキューに保持される。この際、キュー内のそれぞれのキュー領域には、そのキュー領域に対応するバッファメモリ内の領域に保持されているデータに対応するシンドロームが保持される。そして、バッファメモリ内のそれぞれの領域に保持されているデータに対するビットエラーの訂正は、そのデータが保持されている領域に対応するキュー領域に保持されているシンドロームに基づいて行われる。 （もっと読む）

【課題】高速動作が可能なメモリデバイスを提供する。
【解決手段】メモリデバイスは、半導体メモリと、半導体メモリを制御するコントローラとを含んでいる。コントローラは、第１コマンド発行部と、第２コマンド発行部と、エラー訂正部と、制御部と、を含んでいる。第１コマンド発行部は、半導体メモリに読み出しコマンドを発行する。第２コマンド発行部は、半導体メモリに第１コマンド発行部と独立して半導体メモリからのデータの読み出しを伴わない処理を指示するコマンドを発行可能に構成されている。エラー訂正部は、半導体メモリから供給されたデータに含まれるエラーを訂正する。制御部は、エラー訂正部、および第１、第２コマンド発行部を制御する。 （もっと読む）

【課題】専用のＥＣＣメモリ装置及び専用のＥＣＣビット・レーンに対する要求を避けることを可能とする。
【解決手段】誤り訂正符号化データが、バースト・モード転送において、同じデータ・バス線（ＤＱ１−ＤＱｎ）上でユーザ・データと時間多重化される。モジュール上のメモリ装置はそれぞれ、装置のアドレス指定可能なセグメントに関連した間接的にアドレス指定可能な更なるＥＣＣセグメントを含む。時間多重化されたＥＣＣデータが、バースト・モード転送において伝送されるアドレス指定データに関連した間接アドレス指定可能セグメントとの間で読み書きされる。さらに２つのタイプのバースト・モードがサポートされ、一方はＥＣＣデータを含み、他方は含まない。１つのタイプのメモリ・モジュールがECCシステムも非ECCシステムもサポートし、同じデータにECCを用いるが、同じシステムの別のデータには用いないことを可能にする。 （もっと読む）

【課題】一つ以上のフラッシュメモリ・セルからデータを読み取るための、そして読み取りエラーから復旧するための、方法、デバイスおよびコンピュータで読み込み可能なコードを提供する。
【解決手段】エラー検出訂正モジュールによるエラー訂正が失敗した場合、エラー訂正が成功するまで、少なくとも一度、一つ以上の修正基準電圧を用いて、フラッシュメモリ・セルの再読み出しを行う。エラー訂正が成功した後、当座の間フラッシュメモリ・セルにデータ（例えば、読み出したデータの信頼可能な値）を再書き込みすることなく、以降の読み出しリクエストを処理する。エラーを訂正した読み取りに関する基準電圧をメモリに記憶して、以降の読み出しリクエストに応答するときに読み出してもよい。修正基準電圧は、予め定めた基準電圧である。又は、必要に応じランダムに算出した値を用いて、あるいはエラー検出訂正モジュールが提供する情報に応じて決定してもよい。 （もっと読む）

【解決手段】 格納および複雑さのオーバーヘッドを低く抑えつつ、マルチビットエラー訂正符号（ＥＣＣ）を利用するキャッシュメモリシステムを提供する。当該キャッシュメモリシステムは、状態が失われることに起因してアイドル電力状態の開始および終了の際の遷移レイテンシが大幅に大きくなるという事態を避けつつ、アイドル状態での電力を非常に低く抑えて動作することが可能である。 （もっと読む）

【課題】 ２ビット不良を２つの単ビット不良に置き換えてエラー訂正することで、半導体メモリの歩留を向上する。
【解決手段】 半導体メモリは、第１および第２データ端子群で受けるリアルデータを記憶する第１および第２リアルメモリセル群と、リアルデータのうち第１データの第１パリティデータを記憶する第１パリティメモリセル群と、リアルデータのうち第１データを除く第２データの第２パリティデータを記憶する第２パリティメモリセル群とを有する。半導体メモリは、割り当て切り替え回路を用いて、第１エラー訂正モード中に、第１データを第１リアルメモリセル群に記憶し、第２データを第２リアルメモリセル群に記憶し、第２エラー訂正モード中に、第１データと割り当てが異なるリアルデータを第１リアルメモリセル群に記憶し、第２データと割り当てが異なるリアルデータを第２リアルメモリセル群に記憶する。 （もっと読む）

【課題】ＮＡＮＤ型のフラッシュメモリに対するデータの書き込みにおいて、電源遮断等の障害に起因してデータが書き込まれるクラスタを含むブロックに格納されている他のデータが破壊された場合であってもこれを復旧することができる、書き込み装置を提供すること。
【解決手段】書き込み装置１は、情報の書き込み先となるクラスタを含むブロックに記憶されている情報をバックアップ情報として読み出し、バックアップ領域に書き込むバックアップ部４ａと、バックアップ部４ａがバックアップ情報をバックアップ領域に書き込んだ後に、情報を書き込み先となるクラスタに書き込む書き込み部４ｂと、書き込み先となるクラスタを含むブロックに含まれる情報が破壊された可能性がある場合、バックアップ情報をバックアップ領域から読み出し、当該バックアップ情報に対応するブロックに書き込む復旧部４ｃとを備える。 （もっと読む）

【課題】動作に重要なプログラムが書き込まれているフラッシュＲＯＭ上の物理的な記憶領域のデータが不良になっている場合にもプログラムを実行できるようにする。
【解決手段】この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、前記フラッシュメモリの物理的な記憶領域からデータを読み出し、読み出したデータのエラー箇所を、前記記憶領域の物理的な記憶位置から読み取った第１エラー訂正符号に基づいて第１のエラー訂正を行うことで修復する第１エラー訂正部と、前記第１エラー訂正手段によるエラー訂正の結果、前記エラー箇所が修復できなかった場合、前記フラッシュメモリから読み出した前記データに含まれる第２エラー訂正符号に基づいて第２のエラー訂正を行うことで前記エラー箇所を修復する第２エラー訂正部とを備える。 （もっと読む）

【課題】十分な復号性能を得ることが可能なメモリシステムを提供する。
【解決手段】半導体メモリと、半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部１０と、変換部で用いる変換関数を最適化する変換関数最適化部２０と、変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部３０とを備え、変換関数最適化部は、半導体メモリの使用回数に関する情報に基づいて変換関数を最適化する。 （もっと読む）

【課題】多数のメモリチップを搭載した半導体記憶装置での誤り訂正能力を向上させる。
【解決手段】原データからＣＲＣ符号を生成し、原データとＣＲＣ符号に対してＢＣＨ符号を生成し、原データ、ＣＲＣ符号、ＢＣＨ符号を、複数のメモリチップの異なるプレーンからそれぞれ選択された１のページに記録する。原データから、ページを横断してＲＳ符号を生成し、ＲＳ符号に対してＣＲＣ符号を生成し、ＲＳ符号とＣＲＣ符号に対してＢＣＨ符号を生成し、ＲＳ符号、ＣＲＣ符号、ＢＣＨ符号を原データとは異なるメモリチップに記録する。読み出し時、原データに対してＢＣＨ符号による誤り訂正を行い、その後ＣＲＣを計算する。誤り数がＲＳ符号での消失訂正可能な数であれば原データを消失訂正する。エラー数がＲＳ符号での消失訂正能力を超えていれば、通常のＲＳ符号での誤り訂正を行い、さらにＢＣＨ符号による誤り訂正を行う。 （もっと読む）

【課題】読み出し速度を向上させることができる半導体記憶装置を得ること。
【解決手段】書き込みデータとセクタ単位で生成されたＣＲＣ符号およびＬ１ＥＣＣ符号とクラスタ単位で生成されたＬ２ＥＣＣ符号とを格納するためのＮＡＮＤメモリ２０と、ＮＡＮＤメモリ２０から読みだされた、書き込みデータとＣＲＣ符号とＬ１ＥＣＣ符号とを用いてＬ１ＥＣＣ処理を実施し、残留する誤りがあるか否かを判定するＣＲＣ／Ｌ１デコーダ１８と、残留する誤りがあると判定されたセクタを含むクラスタに対して、書き込みデータとＣＲＣ符号とＬ２ＥＣＣ符号とを用いてＬ２ＥＣＣ処理を実施するＬ２デコーダ５０と、残留する誤りの有無に基づいてクラスタ内のＬ２ＥＣＣ符号を読み出すか否かを判定する読み出し判定部１７と、を備える。 （もっと読む）

【課題】データ復旧の信頼性を保持しつつ、データ復旧時間の短縮を目的とする。
【解決手段】それぞれのＲＯＭに格納されているデータが一致しているか否かをアドレス毎に判定する一致検出部Ａ１０１と、それぞれのＲＯＭに格納されているデータの値を加算して、第１チェックサム値を算出する加算部１０６と、第１チェックサム値と、予めＲＯＭに格納されている第２チェックサム値とを、それぞれのＲＯＭにおいて比較する一致検出部Ｂ１０５と、一致検出部Ａ１０１でデータの不一致が検出されたアドレスを記憶するアドレスバッファ部１０３と、第２の一致検出部において、チェックサム値が不一致であると判定された場合、チェックサム値が一致しているＲＯＭから、チェックサム値が一致していないＲＯＭへ、アドレスバッファ部１０３に記憶されているアドレスに該当するデータをコピーするデータ復旧部１０４と、ことを特徴とする。 （もっと読む）

【課題】回路面積を低減出来る半導体装置を提供すること。
【解決手段】半導体装置１は、ＮＡＮＤ型フラッシュメモリ２と、ＮＡＮＤ型フラッシュメモリ２に入力されるデータ、またはＮＡＮＤ型フラッシュメモリ２から出力されるデータについてＥＣＣ処理を行うＥＣＣ部３０と、外部との間でデータの授受を行うインターフェース２３を有し、ＮＡＮＤ型フラッシュメモリ２と外部との間のデータの入出力を司る入出力部３と、ＮＡＮＤ型フラッシュメモリ２とＥＣＣ部３０との間の接続と、ＮＡＮＤ型フラッシュメモリ２と前記インターフェース２３との間の接続とを切り替えるスイッチ５と、ＮＡＮＤ型フラッシュメモリ２、入出力部３、及びスイッチ５を制御する制御部４とを具備する。 （もっと読む）

【課題】ランダムエラー及び塊エラーに対応するＥＣＣシステムを搭載可能に構成されたメモリシステムを提供する。
【解決手段】メモリシステムは、一括処理するバイナリデータＤをｈビットでδ桁のシンボルに分割し、これをｋ桁のｐ進数（ｐは３以上の素数）のデータ語に変換するｐ進数変換部と、このデータ語からｎ桁のｈビットで表示可能な桁の数をもつコード語からなる素数ｐの剰余体ＺｐよりなるコードＣを生成するエンコード部と、Ｃを書き込みデータとして記憶するメモリ部と、メモリ部から読み出された読み出しデータＹからシンドロームＳを生成し、Ｓを用いた演算により読み出しＹをエラー訂正してＣを再生するエラー訂正部と、再生されたＣを逆変換してｐ進数のデータ語を再生するデコード部と、再生されたデータ語を２進数に変換してＤを再生するバイナリ変換部とを備える。 （もっと読む）

【課題】 硬判定復号と軟判定復号の併用により、ＮＡＮＤフラッシュメモリ等の読み出しデータの信頼性を向上させると共に、全体としての処理時間の短縮をはかる。
【解決手段】 ビット当り２値の信号を入力データとして硬判定復号を実行すると共に、該入力データに対してパリティ検査を実行する硬判定復号部１１と、ビット当り多値数が２より大きい信号を入力データとして軟判定復号を実行する軟判定復号部１３と、硬判定復号部１１及び軟判定復号部１３の起動を制御する起動制御部１４と、硬判定復号部１１と軟判定復号部１３の各出力信号の一方を選択して出力する出力選択部１５とを備え、パリティエラーの個数が許容値内の場合には、硬判定復号部１１の復号結果を選択して出力し、パリティエラーの個数が許容値を超えた場合には、軟判定復号部１３を起動すると共に軟判定復号結果を選択して出力する。 （もっと読む）