【課題】デバイスシミュレーションの開始から新製品の開発までの期間を大幅に短縮するシミュレーション連携方法およびシミュレーション装置を提供する。
【解決手段】シミュレーション連携を行う為に、少なくとも回路シミュレーション(C-3)で用いる半導体デバイス等価回路モデルのために必要となるデバイス特性を、半導体デバイスシミュレーションの出力からデバイス特性を得る半導体デバイス等価回路モデル設定工程((B-1),(B-2)）と、回路シミュレーション(C-3)の出力を評価し製品としての性能に問題がある場合には回路シミュレーション(C-3)の出力から少なくとも半導体デバイス構造を最適化するための情報を推定して半導体デバイスシミュレーション((A-1),(A-2)）へフィードバックするための知識データベース(E-1)を備えた情報フィードバック工程((E-1),(E-2)）を含む。 （もっと読む）

【課題】 コンデンサの特性を良好に表すことができ、シミュレーションによる精密な回路設計や回路解析を行う。
【解決手段】 コンデンサ部は、リニア電圧制御電流源によりコンデンサを置き換える。ローパスフィルタ部は、ＤＣバイアス電圧を抽出する作用を有する。演算回路部は、加算デバイスや乗算デバイス等を組み合わせることで、理想C回路モデルやRC回路モデルなどのコンデンサの等価回路から導き出された回路方程式の演算を行う。リニア電圧制御電圧源を用いて、コンデンサに印加した総電圧を演算回路に印加する。これらの各部によってスパイスモデルを構成する。 （もっと読む）

【課題】 本発明の課題は、半導体集積回路における低電力なメモリの設計を支援することを目的とする。
【解決手段】 上記課題は、記憶領域に格納される半導体集積回路を評価するための評価用プログラムを用いた第一のシミュレーションによって得られる、メモリへのアクセスに応じて該メモリ内での対象データに対するアクセスに係る回数情報を用いて、論理的なアクセス回数を計算する計算手段と、前記評価用プログラムを用いて、前記記憶領域に格納される前記半導体集積回路の設計データに従った第二のシミュレーションによって、前記メモリへの実際のアクセス回数を取得する取得手段と、前記実際のアクセス回数が前記論理的なアクセス回数より大きい場合、前記メモリに無駄な電力が有ると判定する無駄電力判定手段とを有する半導体集積回路の低電力設計支援装置により達成される。 （もっと読む）

【課題】シミュレーション実行時間の長大化を抑えつつ、回路動作に不具合を生じさせる可能性の高いハイインピーダンス状態のみを効率的に検出する。
【解決手段】ハイインピーダンス回路構成抽出部１０１ではハイインピーダンス回路構成候補情報ＤＡＴＡ２に対してハイインピーダンス除外回路データＤＡＴＡ７に該当する候補を除外して得られたハイインピーダンス回路構成情報ＤＡＴＡ３を生成し、このハイインピーダンス回路構成情報ＤＡＴＡ３に対してハイインピーダンス状態検出部１０２でシミュレーションを実行してハイインピーダンス検出結果ＤＡＴＡ５を取得し、ハイインピーダンス検出結果表示部１０３で表示することで、ハイインピーダンス状態を効率よく検証する。 （もっと読む）

【課題】回路検証を行ってエラーが発生した際に回路修正と再検証の効率化を図ることができる半導体集積回路の回路検証プログラムおよび半導体集積回路の回路検証方法を提供する。
【解決手段】検証プログラム１１が、ＤＵＴ１３に対してシミュレーションを行い、構成するブロック間Ｉ／Ｆにアサーション違反があった場合は、シミュレーションを停止してアサーションを満たすようにＩ／Ｆ ＭＯＤＥＬ１３４の回路記述を修正し、再度シミュレーションする。 （もっと読む）

【課題】より速やかに高速なエミュレーション環境を構築可能とすることを目的とする。
【解決手段】検証対象の関数を含むテストベンチ・プログラム内の記述から検証対象へデータを送信すると共に、検証対象からデータを受信するデータ送受信関数を生成する生成手段と、生成手段で生成されたデータ送受信関数及び検証対象の関数をエミュレータに実装する実装手段と、を有することによって課題を解決する。 （もっと読む）

【課題】短時間で効率的に回路設計を行う。
【解決手段】階層設計データの各階層（図１の例では、トップ階層と下位階層）の回路ブロックに含まれる試験回路モデル４，５，９，１０を、階層内及び階層間でシリアル接続し、自身の階層の試験回路モデル４，５，９，１０を経由した試験データ（試験結果）か、自身の階層の試験回路モデル４，５，９，１０を経由しない試験データの何れかを選択して出力する選択部６，１１を各階層に設ける。 （もっと読む）

【課題】半導体集積回路の遅延時間の変動を抑制すること。
【解決手段】回路設計支援装置１は、選択部１ｂと配置部１ｃとを有している。選択部１ｂは、設計対象の半導体集積回路モデルが備えるレジスタモデル２ｂにクロック信号を供給するクロック信号線の分岐点Ｐ１からレジスタモデル２ｂのクロック信号入力端子に至る第１の経路と、分岐点Ｐ１からレジスタモデル２ｂのデータ信号入力端子に至る第２の経路の、配線に関する物理パラメータの差分値に基づいて、物理パラメータが異なる配線負荷を有する複数の遅延回路モデルから遅延回路モデルＢを選択する。配置部１ｃは、選択された遅延回路モデルＢをデータ信号入力端子に接続されるデータ信号線に配置する。 （もっと読む）

【課題】半導体集積回路の設計段階で意図していない電流を生じるＤＣパスの有無を検証する。
【解決手段】予め設定されたプログラムを実行する中央処理装置（１１）を含むコンピュータ（１０）を用いて、トランジスタを含む半導体集積回路を静的に検証する。上記中央処理装置に、第１処理、第２処理、及び第３処理を実行させる。上記第１処理により、上記トランジスタの伝搬電位値が得られ、上記第２処理により、一つのノードへ複数の固定電位値が伝搬する場合の当該ノードの固定電位値が得られ、上記第３処理により、一つのノードの属性として複数の固定電位値を持つ場合に競合する固定電位値が得られる。このような情報が得られることにより、半導体集積回路の設計者は、当該半導体集積回路の設計段階で意図していない電流を生じるＤＣパスが存在するか否かを把握することができる。 （もっと読む）

【課題】作成した電気系統接続図に示されている電気系統接続に含まれる各種のデータから利用形態に応じた各種の目的データを生成できる電気系統接続のリスト生成装置を得ること。
【解決手段】電気系統接続に含まれる電気的接続情報と物理的グルーピング情報と製造指示情報とのそれぞれを個別に示す作図要素で表現した電気系統接続図を作成する作成手段と、前記作成手段が作成した電気系統接続図から前記作図要素に基づき前記電気的接続情報と前記物理的グルーピング情報と前記製造指示情報とをそれぞれ抽出し、それぞれのリストデータを生成する生成手段と、前記作成手段が作成した電気系統接続図の図データと、前記生成手段が生成した電気的接続情報と物理的グルーピング情報と製造指示情報との各リストデータとを個別に読み出し可能に保存する記憶手段とを備えた。 （もっと読む）

【課題】クロックゲーティング回路を使用した、より効率的な低消費電力化を実現するための設計方法を提供する。
【解決手段】デジタル回路内のフリップフロップの出力がフリップフロップの入力側の組合せ回路に回帰している論理において、フリップフロップの出力がマルチプレクサに回帰ルートとして、またマルチプレクサに前段組合せ論理の出力が更新ルートとして接続されている論理に変換をするクロックゲーティング回路設計方法により解決できる。 （もっと読む）

【課題】ワーストコーナーの管理をより簡易にすること。
【解決手段】設計支援プログラム３２０ａは、ワーストコーナー候補を複数の条件ごとに決定する処理をコンピュータに実行させる。設計支援プログラム３２０ａは、許容範囲内に含まれるワーストコーナー候補同士を対応付ける処理をコンピュータに実行させる。設計支援プログラム３２０ａは、対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、ワーストコーナーとして決定する処理をコンピュータに実行させる。 （もっと読む）

【課題】リテンションレジスタのサイズを容易に最小にすることができる設計装置を提供する。
【解決手段】本実施の形態の設計装置は、ＣＤＦＧ生成部と、スケジューリング部と、バインディング部と、リテンションレジスタ選択部と、制御回路生成部と、ＲＴＬ記述生成部とを有する。バインディング部は、スケジューリング部でスケジューリングされたＣＤＦＧにハードウエア素子を割り付けたデータパス回路を生成する。リテンションレジスタ選択部は、スケジューリングされたＣＤＦＧからラッチのビット数が最小となる制御ステップをリテンション制御ステップとして検出するとともに、検出されたリテンション制御ステップに割り付けられたレジスタをリテンションレジスタとして選択する。制御回路生成部は、電源遮断用の信号が有効になった際に、リテンション制御ステップまで状態を遷移させる制御回路を生成する。 （もっと読む）

【課題】アドレスのセットアップ（Ｓｅｔｕｐ）違反とホールド（Ｈｏｌｄ）違反が同じクロックのイベントに対して発生した場合に、アドレスのタイミング違反が発生しても、仮想イベントを発生させることなく、対象の違反アドレスを正しく判定する。
【解決手段】イベントドリブン方式を用いた論理シミュレーションに適用される半導体装置内蔵ランダムアクセスメモリのタイミング検証装置において、クロック信号にイベントが発生した場合、当該ランダムアクセスメモリのアドレス違反処理用レジスタに現状のアドレス情報を格納する。また、アドレスのタイミング違反を確認する。また、タイミング違反を確認した結果に基づき、タイミング違反時にアドレス違反処理用レジスタの値を不定値にする。また、タイミング違反レジスタの値に基づき、違反アドレスをチェックする。 （もっと読む）

【課題】大規模な回路に対して長時間にわたって精度よく電力の消費傾向を解析する。
【解決手段】電力係数算出部２が、各回路範囲における単位時間当たりの信号の変化回数の平均値を取得して、回路範囲ごとの電力係数を算出し、または、単位時間当たりの信号の変化回数の平均値が１の場合の回路範囲ごとの電力係数を算出し、補正係数算出部３が、回路範囲において指定された観測ポイントの信号の単位時間当たりの変化回数の平均値に対する、回路範囲に含まれる各信号線の信号の単位時間当たりの変化回数の平均値の比を補正係数として算出し、電力値算出部４が、回路範囲ごとの補正係数と電力係数をもとに、回路範囲ごとの電力値を算出する。 （もっと読む）

【課題】配置配線をやり直す可能性を低減することができるプログラマブルゲートアレイおよびプログラマブルゲートアレイのプログラミング方法を提供する。
【解決手段】論理素子１１を電源電位を供給するＶCC１２と接地電位を供給するＧＮＤ１３とに接続させる接続素子１４を備え、論理素子１１と接続素子１４との間に、論理素子１１と接続素子１４とを接続可能な配線領域１５が設けられ、配線領域１５と接続素子１４とを接続する専用ライン１６が設けられていることを特徴とする。 （もっと読む）

【課題】 本発明の課題は、集積回路設計において電力を無駄に消費している要因を解析することを目的とする。
【解決手段】 上記課題は、対象機能ブロックの活性化要因毎の動作率と、該対象機能ブロックの消費電力とに基づいて、該対象機能ブロックの消費電力を見積もる第一近似式を生成し、該第一近似式の誤差を評価することによって、該対象機能ブロックに無駄な電力があることを検出する無駄電力検出手段と、機能ブロックの選択ルールに従って選択した前記対象機能ブロックの動作に係る他機能ブロックの活性化要因毎の動作率を加えて、該対象機能ブロックの消費電力を見積もる第二近似式を生成し、該第二近似式に該他機能ブロックの活性化要因の項が含まれている場合、該他機能ブロックの活性化要因を該対象機能ブロックを無駄に動作させる要因であると特定する無駄電力要因特定手段とを有する集積回路の消費電力解析装置により達成される。 （もっと読む）

【課題】回路を構成する部品の集合が形成する機能を明示し、回路図の理解を容易にする。
【解決手段】部品の集合と、これら部品のピン間の接続状態とを記述したライブラリを記憶する外部記憶装置と、指定された回路図と前記ライブラリとを読み込む手段と、読み込んだ回路図を前記ライブラリのパターンと照合する手段と、照合結果をもとに前記回路図を書き換えた機能ブロック図を生成する手段と、前記機能ブロック図を表示する手段と、を備える回路設計支援装置により、解決できる。 （もっと読む）

【課題】 本発明の課題は、集積回路内のノード間の接続を検証することを目的とする。
【解決手段】 上記課題は、コンピュータによって半導体集積回路内のノード間の接続が検証される接続検証方法において、第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を行うことにより達成される。 （もっと読む）

【課題】クロック遅延などを調整し易くすることで、タイミングエラーを適切に収束させる。
【解決手段】クロックツリー生成装置は、クロックツリーに関する情報と、クロックツリーに含まれる複数のフリップフロップが用いている複数のクロックに関する情報とを取得する取得手段と、取得手段によって取得された複数のクロックごとに、それぞれのクロックで駆動されるフリップフロップの数を特定するフリップフロップ数特定手段と、フリップフロップ数特定手段によって特定された複数のクロックごとのフリップフロップの数に基づいて、複数のクロックの中でフリップフロップの数が少ない上位のクロックを所定数だけ特定するクロック特定手段と、クロック特定手段によって特定されたクロックで駆動されるフリップフロップを基準にして、クロックツリーを分割する分割手段と、を備える。 （もっと読む）