ハブベースのメモリシステムにおける書込みコマンドを終了する方法とシステムが開示されている。メモリハブはダウンストリームメモリコマンドを受け取り、受け取った各ダウンストリームメモリコマンドを処理して、そのメモリコマンドがメモリハブに向けられた書込みコマンドを含んでいるかどうかを決定する。メモリハブは、書込みコマンドがハブに向けられているときは、メモリデバイスに適用するように適応されたメモリアクセス信号を発生するように第１モードで動作する。メモリハブは、書込みコマンドがハブに向けられていないときは、ダウンストリームメモリハブに結合されるように適応されたダウンストリーム出力ポート上にコマンドの書込みデータを提供するように第２モードで動作する。
（もっと読む）

【課題】デバイスの信頼性、及び、通信又はデータの破損に対する耐性を高め、システムや通信バスの入力静電容量及び周囲環境の許容範囲を広げる。
【解決手段】入力や出力の遅延を調整可能なインタフェースを設けることで、デバイスの信号タイミングを調整及び再構成を促進する集積回路、メモリデバイス、回路、及びデータ方法が開示される。これにより、本発明の実施形態では、信号遅延を検出し、入力遅延及び出力遅延を調整することで、信号タイミングの関係を修正し、タイミング補正後の通信信号をデバイスの内部回路に受信させる。本発明の一実施形態では、レジスタを用いて、デバイスにおける個々の入力信号や出力信号についてのタイミング遅延を調整する。 （もっと読む）

マルチバーストメモリアクセスを処理するプロトコルはハードウェアレベルで実現することができる、またはハードウェア設計の間に評価して選択することができる。適切なバーストプロトコルは、バーストタイプ（３０）及び現在のバスマスター（１２または１４）の識別情報のようなバースト特性に基づいて選択することができる。これによって、例えばスレーブは複数のエラープロトコルをマルチマスターシステムオンチップ（ＳｏＣ）においてサポートすることができる。または、異なるバースト処理プロトコルを使用する種々のマスターとのインターフェース接続を行なう機能を備えるスレーブを設計することができる。プログラム可能な制御レジスタのような入力、コンフィグレーションピンまたはコンフィグレーション変数をスレーブまたはスレーブインターフェースブロック（例えば、メモリコントローラ（３６））の一部分に供給して、別のバーストプロトコルの実行を容易にすることができる。バーストリクエストをマスターから受信すると、リクエストされたバーストに対応するバースト特性を求め、複数のバーストエラープロトコルの一つをバースト特性に基づいて選択する。次に、選択されたバーストエラープロトコルに従ってバーストリクエストを処理する。
（もっと読む）

メモリ装置及びメモリ方法は、第１のレーンを第２のレーンに選択的にマッピングする。メモリ・エージェントは、別々のレーン・マッピングを用いて訓練シーケンス及び戻りシーケンスを転送し得る。戻りシーケンスを解析して障害レーンを識別し得る。他の実施例を本明細書及び特許請求の範囲に記載する。
（もっと読む）