【課題】本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、セラミック本体１０と、この前記セラミック本体１０の内部に形成され、中央部７０及び前記この中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含む。前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることを特徴とする。本発明によると、小型及び高容量の積層型セラミックキャパシタにおいても、電極連結性を制御することにより所望の容量を確保することができる。 （もっと読む）

【課題】結晶性の高いペロブスカイト型複合酸化物粒子を得ることのできるペロブスカイト型複合酸化物の製造方法およびその製造装置を提供する。
【解決手段】この発明にかかるペロブスカイト型複合酸化物の製造方法では、一般式ＡＢＯ₃（ＡはＢａ、ＣａおよびＳｒのうちの少なくとも１つを含み、Ｂは少なくともＴｉを含む）で表されるペロブスカイト型複合酸化物の製造方法であり、少なくとも酸化チタン粉末を含んだ原料液を密封容器の内部で加熱し、前記加熱された原料液にＡサイト成分を構成する元素の水酸化物を加えて反応させる反応工程を含む。したがって、結晶性の高いペロブスカイト型複合酸化物粒子を得ることができる。 （もっと読む）

【課題】 セラミック素体に特別な加工を施さなくても、所望の膜厚分布を有する薄層の外部電極が得られる積層セラミック電子部品の外部電極構造を提供する。
【解決手段】 主要な表面５と、主要な裏面６と、２つの端面３，４と、２つの側面を有する略直方体のセラミック素体２の両端に、端面３，４を覆う端面部分と４つの側面に回り込んで形成された回り込み部分とを有する端子電極を備えた積層セラミック電子部品であって、端子電極は、端面部分及び回り込み部分に凹部１ａ、１ｂが形成されており、端面部分の凹部の幅は素体の幅の３０％以上でありかつ深さは端面部分の厚さの１０ないし５０％であり、回り込み部分の凹部の幅は回り込み部分の長さの３０％以上でありかつ深さは回り込み部分の厚さの１０ないし４０％であることを特徴とする積層セラミック電子部品。 （もっと読む）

【課題】 外部電極における下地電極の厚みが薄い場合でも、湿中負荷試験における不良を少なくできる積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５と内部電極層７とが交互に積層されたコンデンサ本体１と、該コンデンサ本体１の前記内部電極層７が露出した端面１ａおよび該端面１ａに隣接する側面１ｂに設けられた下地電極３および該下地電極３上に設けられた被覆電極とを含む外部電極とを具備する積層セラミックコンデンサにおいて、前記下地電極３は、銅を主成分とし、かつ亜鉛を含み、緻密度が９６％以上であり、前記下地電極３の前記コンデンサ本体１の前記端面１ａ側における厚みが２０μｍ以下である。 （もっと読む）

【課題】
積層セラミックコンデンサの内部電極の導電材の収縮は通常異なるので、収縮量の差により内部電極が途切れ、クラックやはがれの原因になってしまう。
【解決手段】
酸化物導電ペーストの導電材料として誘電体と焼結温度が近い亜鉛を含む酸化物を用いることにより、被覆率の高い内部電極を持つ積層電子部品が得られた。さらに、Ａｌ、Ｇａ、Ｓｉ、Ｓｎのいずれかを含む亜鉛を主成分とした導電性酸化物を用いることにより、必要とする導電性、焼結温度、焼結挙動を制御することが可能になる。これにより、途切れの無い導電性の良い内部電極をもつ積層電子部品が得られた。 （もっと読む）

【課題】本発明は、小型化及び高容量化を具現すると共に電源の印加時に内部電極間に生じる振動音を低減することができるチップ型積層キャパシタに関する。
【解決手段】本発明の一実施形態によるチップ型積層キャパシタは、グレインの平均粒径の１０倍以上で３μｍ以下の厚さで形成される誘電体層を含むセラミック本体と、上記セラミック本体の長さ方向の両端部面に形成される第１及び第２の外部電極と、上記第１及び第２の外部電極から上記セラミック本体の長さ方向内側のＬ−Ｗ平面上に伸びて形成され相違する長さを有する第１及び第２のバンド部と、上記第１及び第２の外部電極から上記セラミック本体の長さ方向内側のＬ−Ｔ平面上に伸びて形成され相違する長さを有する第３及び第４のバンド部と、を含むことができる。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層された積層本体と、当該積層本体の内部に形成され上記誘電体層を介して対向して配置され一端が当該積層本体の対向する側面に交互に露出される第１及び第２の内部電極を含む内部電極層と、を含み、上記積層本体の長さ方向及び厚さ方向の断面から見るとき、上記積層本体の面積をＣＡ１とし、上記第１及び第２の内部電極が厚さ方向に重なる第１の容量形成部以外の部分である第１のマージン部の面積をＭＡ１とすると、ＣＡ１に対するＭＡ１の比（ＭＡ１／ＣＡ１）が０．０７〜０．２０であることができる。 （もっと読む）

【課題】めっき液の浸入を抑えて絶縁抵抗不良の発生を抑制できる貫通コンデンサを提供する。
【解決手段】貫通コンデンサでは、信号用内部電極６の第１連結部１３Ａの幅が第１主電極部１１Ａ及び第１引出部１２Ａの幅よりも狭くなっている。これにより、素体の端面にめっき層を形成する際、幅狭な第１連結部１３Ａによってめっき液が信号用内部電極６の第１主電極部１１Ａに到達することを抑制できる。また、貫通コンデンサでは、信号用内部電極６の第１主電極部１１Ａに、第２連結部１３Ｂの位置に対応してくびれ部１４Ａが形成されている。これにより、仮に接地用内部電極７の第２引出部１２Ｂからめっき液が浸入したとしても、めっき液が第１主電極部１１Ａに到達することを抑制でき、絶縁抵抗不良の発生を抑制できる。 （もっと読む）

【課題】本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【解決手段】本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第１及び第２外部電極と、一端は上記第２外部電極が形成される上記セラミック本体の一端部面と第１マージンを形成し、他端は第１外部電極に引き出される第１内部電極と、一端は上記第１外部電極が形成される上記セラミック本体の他端部面と第２マージンを形成し、他端は第２外部電極に引き出される第２内部電極と、を含み、上記第１マージンと第２マージンとは、２００μｍ以下の条件で相違する幅を有することができる。 （もっと読む）

【課題】めっき液の浸入を抑えて絶縁抵抗不良の発生を抑制できる貫通コンデンサを提供する。
【解決手段】貫通コンデンサ１では、信号用内部電極６の第１連結部１３Ａの幅が第１主電極部１１Ａ及び第１引出部１２Ａの幅よりも狭くなっている。これにより、素体２の端面にめっき層を形成する際、幅狭な第１連結部１３Ａによってめっき液が信号用内部電極６の第１主電極部１１Ａに到達することを抑制できる。また、貫通コンデンサ１では、第２連結部１３Ｂの幅が第１連結部１３Ａの幅と略同等になっている。これにより、幅狭な第２連結部１３Ｂによってめっき液が接地用内部電極の第２主電極部１１Ｂに到達することを抑制できる。さらに、仮にめっき液が浸入した場合であっても、第１主電極部１１Ａへのめっき液の到達時間と第２主電極部１１Ｂへのめっき液の到達時間とを揃えることが可能となる。 （もっと読む）

【課題】インダクタンスを低減すると共に、有効電極面積の減少を抑えて小型化することが可能な薄膜キャパシタ、多層配線基板、および半導体装置を提供する。
【解決手段】誘電体層の上面に第１極性の電極層、前記誘電体層の下面に第２極性の電極層を有し、特定位置の周りに配置された複数の第１容量素子と、前記誘電体層の上面に前記第２極性の電極層、前記誘電体層の下面に前記第１極性の電極層を有し、前記特定位置の周りに前記複数の第１容量素子と交互に配置された複数の第２容量素子と、前記特定位置に設けられ、前記複数の第１容量素子のすべての第１極性の電極層および前記複数の第２容量素子のすべての第１極性の電極層を接続する単一の共通接続孔と、前記共通接続孔の周りに設けられ、前記複数の第１容量素子の各々の第２極性の電極層を、隣接する前記第２容量素子の第２極性の電極層に接続する複数の個別接続孔とを備えた薄膜キャパシタ。 （もっと読む）

【課題】拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。
【解決手段】電子部品およびその製造方法は、まず、第二電子特性を有する拘束層を第一電子特性を有する素子層に形成する。前記電子部品の特性は、前記第一電子特性によって主に影響される。その後、両方の拘束層及び素子層を焼結温度で焼結する。第一電子特性と第二電子特性との関係を選択することにより、電子部品の特性が安定になる。 （もっと読む）

【課題】本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明による積層セラミック電子部品は、内部電極及び誘電体層を含み、上記内部電極の一部が露出する接続面を一つ以上有する本体部と、上記接続面に結合して上記内部電極と電気的に連結される外部電極と、上記接続面において露出する内部電極の少なくとも一部を遮蔽するように上記接続面に用意される保護層と、を含み、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率は、０．８から０．９倍を有する。本発明によると、内部電極が外部に露出する本体部の表面における外部電極との距離が相対的に近い領域に内部電極を遮蔽することができる保護層を用意することで、異物浸透による絶縁抵抗の劣化、信頼性の低下及び接触性の不良を防止することができる。 （もっと読む）

【課題】焼付層の応力によるクラックの発生と、めっき液の浸入による絶縁不良の発生とを防止できる積層コンデンサ及び積層コンデンサの製造方法を提供する。
【解決手段】積層コンデンサ１では、内部電極６Ａ，６Ｂから積層体２の端面に引き出される引出導体１２Ａ，１２Ｂの全部を覆うように焼付層１７Ａ，１７Ｂが形成されている。これにより、めっき層１８Ａ，１８Ｂの形成の際にめっき液が内部電極６Ａ，６Ｂ側に浸入することが防止され、絶縁不良の発生を防止できる。また、焼付層１７Ａ，１７Ｂがダミー電極１３Ｃ，１３Ｆ，１３Ｇ，１３Ｈの一部を覆っているので、焼付層１７Ａ，１７Ｂの面積を抑えることができる。したがって、焼付層１７Ａ，１７Ｂに過剰な応力が生じることを抑制でき、焼付層１７Ａ，１７Ｂの応力によるクラックの発生を防止できる。 （もっと読む）

【課題】セラミックブロックを切断する際の切断方向を容易に制御することができるようにする。
【解決手段】カット刃１は、一方の刃部２ａの表面粗さが他方の刃部２ｂの表面粗さよりも細かくなるように形成されており、一方の刃部２ａの表面粗さは、他方の刃部２ｂの表面粗さの１．５倍以上が好ましい。また刃部２ａ、２ｂの表面粗さは、算術平均粗さに換算し０．２μｍ以下であるのが好ましい。前記切断されたときに、表面粗さの細かい方の刃部２ａが、分割された一方のセラミックブロック３ａに引っ張られるように、カット刃１を切断位置に配する。 （もっと読む）

【課題】本発明は、積層型チップ素子及びその製造方法に関する。
【解決手段】本発明は、導電性物質で形成される内部電極を有するシートが複数積層されてなる積層体と、前記積層体の両側に備えられる外部電極と、前記内部電極から延長され、前記内部電極を前記外部電極に電気的に連結させる接続電極と、を含む積層型チップ素子であって、前記接続電極は、前記内部電極から延長されるが、前記内部電極より薄い厚さで延長されるメッキ液浸透防止部と、前記メッキ液浸透防止部から延長されるが、前記外部電極に向かって厚さが次第に拡大される形に延長される接触補強部と、を含む積層型チップ素子及びその製造方法を開示する。
本発明によると、外部から内部電極へのメッキ液浸透を防止することができ、熱衝撃に対する耐久性を向上させることができ、内部電極と外部電極との間の接触性を高めることができる。 （もっと読む）

【課題】表層電極において接続信頼性の高い突起状導体を形成することができる電子部品の製造方法を提供すること。
【解決手段】セラミックコンデンサのカバー層部１０８は、各ビア導体１３１の周囲となる位置のセラミック絶縁層１５０間に複数の段差補正用絶縁層１５１を介在させた状態で形成される。フォトレジストフィルム１８０の露光時には、突起状導体を形成するための形成予定領域Ｒ１の外側領域Ｒ２を感光させるべく入射したレーザ２０２が、表層電極１１１に当たって向きを変え形成予定領域Ｒ１の反対側である外側領域Ｒ２に反射するように露光を行う。フォトレジストフィルム１８０を現像して、開口部を有するめっきレジストを形成し、開口部を介して露出する表層電極１１１に対してめっきを施すことにより突起状導体を形成する。 （もっと読む）

【課題】中間層部の緻密化を図り、信頼性の高い電子部品を提供すること。
【解決手段】セラミックコンデンサ１０１は、複数のセラミック誘電体層１０５及び複数の内部電極層１４１，１４２を積層してなる電極積層部１０７と、電極積層部１０７の外面を覆うように設けられたカバー層部１０８と、電極積層部１０７の積層途中となる位置に設けられた中間層部１０９と、電極積層部１０７の積層方向に延びて複数の内部電極層１４１，１４２に接続された複数のコンデンサ内ビア導体１３１，１３２とを備える。中間層部１０９は、自身の厚さの１／１０以下の粒径を持つ金属粒子１５４がセラミック粒子に対して１体積％以上３０体積％以下の割合で混合された材料により形成されている。 （もっと読む）

【課題】積層セラミック電子部品の製造方法において、プリント配線板の導体接続部との接合の信頼性を確保し、多積層化できるようにする。
【解決手段】積層セラミック電子部品の製造方法は、セラミックグリーンシートを形成する工程と、その上に内部電極層２ａ，２ｂとなる金属ペーストを印刷する工程と、これらを複数枚重ねて、積層圧着し積層体を形成する工程と、前記積層体の主面に延在部用の導電性ペーストを印刷し、乾燥させて延在部９ａ，９ｂを形成する工程と、積層体を切断し、個片に分離して積層セラミック素体３を形成する工程と、その端面６ａ，６ｂに廻り込み部用の導電性ペーストを塗布することにより廻り込み部１０ａ，１０ｂを形成する工程とを含む。前記積層体を形成する工程において、前記積層体の引出部５ａ，５ｂの主面７が機能部４の主面７より低くなるように積層体を圧着する。 （もっと読む）

【課題】電子部品の高密度実装を可能とする電子部品及び電子部品の製造方法を低コストで提供すること。
【解決手段】電子部品１は、素体２、外部電極３，４、及び絶縁層２０，２１を備えている。素体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂを連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有している。外部電極３，４は、素体２の端面２ａ，２ｂ側に形成され、端面２ａ，２ｂに隣接する主面２ｃ，２ｄ及び側面２ｅ，２ｆの一部を覆う。少なくとも外部電極３，４における側面２ｅ，２ｆ側に位置する電極部分３ｅ，３ｆ，４ｅ，４ｆの表面が、絶縁層２０，２１で覆われている。 （もっと読む）