【課題】コンデンサ主面上やコンデンサ裏面上に生じた段差に起因する不具合を低減できるコンデンサを提供すること。
【解決手段】本発明のコンデンサ１０１のコンデンサ本体１０４は、複数のコンデンサ機能部１０７，１０８を備える。コンデンサ主面１０２上及びコンデンサ裏面１０３上において、コンデンサ本体１０４の厚さ方向から見たときに内部プレーン電極層１４１，１４２間のギャップ１８１に対応する箇所には、段差緩和層１８２，１８３が配置される。これにより、コンデンサ主面１０２上やコンデンサ裏面１０３上においてギャップ１８１に対応する箇所に生じている段差が緩和される。 （もっと読む）

【課題】装置の大型化を抑制しながら耐久性を向上させたコンデンサを提供する。
【解決手段】コンデンサＣ２は、両端に電極を有する複数の筒状のコンデンサ素子１０Ａを互いに交差する矢印ＤＲ１方向と矢印ＤＲ２方向とに並べて形成されたコンデンサモジュール１０と、コンデンサ素子１０Ａの一方の端部に位置する複数のコンデンサ素子１０Ａの電極を互いに接続する第１バスバー２１と、コンデンサ素子１０Ａの他方の端部に位置する複数のコンデンサ素子１０Ａの電極を互いに接続する第２バスバー２２と、第１と第２バスバー２１，２２におけるコンデンサモジュール１０の同一側面上に位置する部分にそれぞれ接続される第１と第２電極端子３１，３２とを備える。第１と第２バスバー２１，２２における第１と第２電極端子３１，３２が接続される部分の間から第１と第２バスバー２１，２２の中央に向かって延びるようにスリット４１が形成されている。 （もっと読む）

【課題】キャパシタの極性による容量値の差を抑制することが可能なキャパシタおよび電子回路を提供すること
【解決手段】本発明は、基板（１０）上に設けられた下部電極（１２ａ、１２ｂ）と、下部電極（１２ａ、１２ｂ）上に設けられた誘電体膜（１４ａ、１４ｂ）と、誘電体膜（１４ａ、１４ｂ）上に設けられた上部電極（１６ａ、１６ｂ）とを有する２つのサブキャパシタ（２０ａ、２０ｂ）と、２つのサブキャパシタ（２０ａ、２０ｂ）のそれぞれの下部電極（１２ａ、１２ｂ）は、それぞれ他方の上部電極（１６ｂ、１６ａ）と相互に接続する２つの接続部（Ｌ１，Ｌ２）と、を具備するキャパシタおよび電子回路である。 （もっと読む）

【課題】本発明は通信機器をはじめ一般電子機器の電子回路基板におけるＬＳＩ等のノイズを除去するコンデンサシート及び電子回路基板に関し、電子装置の高速化及び電子回路基板の高密度化がされても、確実にノイズ除去を行うこと課題とする。
【解決手段】積層体本体４０を貫通して設けられＬＳＩ１の端子電極１１が接続される第１の貫通電極３３Ａと、この第１の貫通電極３３Ａと電気的に絶縁されると共に積層体本体４０を貫通して設けられた第２の貫通電極３４Ａと、第１の貫通電極３３Ａのみに電気的に接続された第１の導体薄膜３５Ａと、第２の貫通電極３４Ａのみに電気的に接続されると共に第１の導体薄膜３５Ａと誘電体層３９を介して対向するよう配設される第２の導体薄膜３６Ａとを有する。 （もっと読む）

【課題】ノイズ低減の効果が改善されたコンデンサモジュールを提供する。
【解決手段】第１のバスバー５５は、複数のコンデンサ５１〜５４の上端の電極同士を電気的に接続する上面部５６と、複数のコンデンサ５１〜５４の一方側の側面に沿って延在する第１の側面部５８と、第１の側面部５８のいずれかの端面から引出される第１の電極引出部６０とを含む。第２のバスバー６１は、複数のコンデンサ５１〜５４の下端の電極同士を電気的に接続する底面部６２と、複数のコンデンサ５１〜５４の一方側の側面に沿って、少なくとも一部が第１の側面部５８と互いに平行に配置される第２の側面部６４と、第２の側面部６４の端面から引出される第２の電極引出部６６とを含む。第２の電極引出部６６は、第１の電極引出部６０が第１の側面部５８から引出された端面と同じ側において、第２の側面部６４の端面から引出される。 （もっと読む）

【課題】低ＥＳＬ値となり、製造歩留まりに優れ、高信頼性を有する積層セラミックコンデンサを提供する。
【解決手段】素体１０は、内層部１１と、外層部１２とを含む。内層部１１には、内部電極１１０が高さ方向Ｈに積層されており、この内部電極１１０は側面１０３に引き出し部１１１を有している。外層部１２は、高さ方向Ｈでみた内層部１１の少なくとも一面に積層されている。第１及び第２端子電極２０、３０は、接続部２１、３１と、拡張部２２、３２を有している。接続部２１、３１は、高さ方向Ｈに沿って引き出し部１１１を被覆している。拡張部２２、３２は、高さ方向Ｈでみた接続部２１、３１の少なくとも一端から、側面１０３の端縁に向かって徐々に幅寸法を増大させている。第１及び第２端子電極２０、３０は、長さ方向Ｌに間隔Ｇ２、Ｇ３を隔てて配置されている。 （もっと読む）

【課題】薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供する。
【解決手段】基板１の上方に、２個の導電膜３及び５並びにこれらの間に挟まれた誘電体膜４を備えた薄膜キャパシタ要素２が設けられている。薄膜キャパシタ要素２を覆うと共に、導電膜３及び５の少なくとも一部を露出する第２の開口部９が形成された無機保護膜６が設けられている。無機保護膜６の上から薄膜キャパシタ要素２を覆うと共に、第２の開口部９よりも大きく第２の開口部９を露出する第１の開口部８が形成された有機保護膜７が設けられている。そして、第１の開口部８及び第２の開口部９を介して導電膜３（及び５）に接続されたバンプ１０が設けられている。 （もっと読む）

【課題】 特に薄いコンデンサを使用していても反り難く、かつビルドアップ層の絶縁樹脂層への内蔵プロセスが容易なコンデンサを提供することにある。
【解決手段】
金属箔２の少なくとも片面に誘電体層３と導体層４とがこの順で積層された誘電体積層構造体１において、金属箔２の厚さが１０μｍ以上４０μｍ以下、誘電体層３の厚さが０．３μｍ以上５μｍ以下、導体層４の厚さが０．３μｍ以上１０μｍ以下とされ、誘電体層３と導体層４との２層に跨って厚さ方向に連通された連通孔５が形成されてなり、誘電体層のビア３ａが１００μｍ以上３００μｍ以下の間で異なる径をなして構成され、導体層４のビア４ａが誘電体層３のビア３ａの径よりも５μｍ以上５０μｍ以下引き下がった径で形成されるとともに、最小ビアピッチが１００μｍ以上３５０μｍ以下で配置されてなることを特徴とする。 （もっと読む）

【課題】複数のセラミック層からなる積層構造を有する積層体と、特定のセラミック層を厚み方向に貫通するように設けられるビア導体とを備える積層型セラミック電子部品において、焼成時の寸法変化度合いの違いに起因する、ビア導体とセラミック層との間の隙間を生じにくくするため、ビア導体の形成に用いる導電性ペーストにセラミック粉末を含有させると、ビア導体の電気抵抗が増す。
【解決手段】セラミック粉末を含有する第１の導電性ペースト３と、第１の導電性ペースト３より少ないセラミック粉末を含有するかセラミック粉末を含有しない第２の導電性ペースト５とを用意し、内周面に沿って第１の導電性ペースト３を付着させたビアホール２に、第２の導電性ペースト５を充填する。焼結後のビア導体６では、セラミック粉末は外周部７から中心部８に向かって減少するような濃度勾配をもって存在するため、中心部８での電気抵抗を低くできる。 （もっと読む）

【課題】 簡易に電解コンデンサの寿命を判断するエレベーター制御部に用いた電解コンデンサの寿命判断装置を得ること。
【解決手段】 エレベーターを制御に関係するファン回路２０を有し、該ファン回路２０を制御盤２００内に実装される第１電解コンデンサ２３,２５と、第１電解コンデンサ２３,２５よりも耐久性が劣る共に、制御盤２００内に実装される第２電解コンデンサ２９と、第２電解コンデンサ２９の寿命が尽きたか否かを判定する判定器５０とを備えたものである。 （もっと読む）

【課題】クロストークの発生を抑制することが可能な積層型貫通コンデンサアレイを提供すること。
【解決手段】第１の信号側内部電極２３は、第１の端子電極１１と第２の端子電極１２とに電気的に接続されている。第１の接地側内部電極２５は、第５の端子電極１５と第６の端子電極１６とに電気的に接続されている。第２の信号側内部電極２７は、第３の端子電極１３と第４の端子電極１４とに電気的に接続されている。第２の接地側内部電極２９は、第５の端子電極１５と第６の端子電極１６とに電気的に接続されている。第１の信号側内部電極と第２の接地側内部電極とは、絶縁体層２１を挟んで対向しないように配されている。第２の信号側内部電極２７と第１の接地側内部電極２５とは、絶縁体層２１を挟んで対向しないように配されている。 （もっと読む）

【課題】電極層への水分の浸入を防止し、誘電体膜の絶縁不良、性能劣化の原因となることを防止し、長期間にわたり性能の安定した薄膜キャパシタを得る。
【解決手段】支持基板（１１）上の下部電極となる金属層（１３、１４）を形成すると共に、金属層上に誘電体膜（１５）を形成し、誘電体膜上を保護膜（４０）で覆い、保護膜及び誘電体膜を貫通して金属膜の一部を露出させる第１の開口（２４）、及び保護膜を貫通して前記誘電体膜の一部を露出させる第２の開口（２３）を形成し、第１の開口及び第２の開口にそれぞれ導電体を充填し、金属層に接続される下部電極（２７）及び誘電体膜の上面に接合される上部電極（２６）をそれぞれ形成する。 （もっと読む）

【課題】 本発明は、工程を大幅に短縮できるとともに、内部電極とビアホール導体の電気的接続が良好であり、且つ微小なビアホール導体が形成可能である多層セラミック電子部品のビアホール導体形成方法及びそれを用いたコンデンサを提供する。
【解決手段】セラミック粉末および第１バインダ樹脂を含み、金属粉末およびガラス転移温度（Ｔｇ）が前記第１バインダ樹脂のガラス転移温度（Ｔｇ）以上である第２バインダ樹脂を含む導体膜が表面に形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、該積層体上の所定位置に、レーザ光を照射して前記第１、第２バインダ樹脂の分子鎖を切断する工程と、前記レーザ光が照射された積層体の一部を除去して、前記積層体の積層方向に前記セラミックグリーンシートと導体膜との双方を貫通する貫通孔を形成する工程と、該貫通孔に導電性ペーストを充填する工程と、を含む方法で電子部品を製造する。 （もっと読む）

【課題】高周波特性をより改善したキャパシタ提供する。
【解決手段】方形状の第１のパッドおよび第２のパッドと、第２のビアを通すための開口が設けられ、第１のビアを介して第１のパッドと接続された第１の電極と、第１および第２のビアを通すための開口がビア毎に設けられ、第３のビアを介して第２のパッドと接続された第２の電極と、第１および第２の電極の間に設けられ、第１および第２のビアを通すための開口をビア毎に備えた誘電体とを有する。そして、第２のビアが前記第２のパッドの中心で接続され、第３のビアが第２のパッドの中心と頂点との間で第２のパッドに接続されている。 （もっと読む）

【課題】積層コンデンサの等価直列インダクタンスを低減する。
【解決手段】コンデンサ本体２２のより短い端面２７および２８上に１つずつ形成された第１および第２の外部端子電極３４および３５の間隔を規定する端面側ピッチを、より長い側面２５および２６上の第１および第２の外部端子電極３４および３５の隣り合うものの間の間隔を規定する側面側ピッチの０．９倍以下として、端面２７および２８側での磁束の相殺効果を高め、積層コンデンサ２１全体としての等価直列インダクタンスの低減を図る。第１および第２の内部電極３０および３１の各々は、第１および第２の外部端子電極３４および３５にそれぞれ接続される引出電極３２および３３を単に１つずつしか有していない。 （もっと読む）

【課題】回路基板に縦実装する際の電子部品倒れを低減するとともに、電子部品の欠け不良を低減し得る積層電子部品を提供すること。
【解決手段】本発明に係る積層電子部品は、長さ方向Ｌ、幅方向Ｗ及び積層方向Ｔで定められる略直方体形状となっており、幅方向Ｗでみた寸法をＷ１とし、積層方向Ｔでみた寸法をＴ１としたとき、１＜Ｗ１／Ｔ１≦１．７を満たす。更に、長さ方向Ｌ及び積層方向Ｔに平行な面１１と、長さ方向Ｌ及び幅方向Ｗに平行な面１３との縁５１が丸みを帯びており、その曲率半径をＲとしたとき、０．０９≦（２×Ｒ／Ｔ１）≦０．３３を満たす。 （もっと読む）

【課題】ICと外部キャパシタとの間に長い配線経路を持つ。
【解決手段】
上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスが提供される。回路基板は、集積回路下に共通結合領域を持つ。埋め込みキャパシタデバイスは、少なくとも１つのキャパシタを集積回路の第１の組みの端子に与える第１のキャパシタセクションと、少なくとも１つのキャパシタを集積回路の第２の組みの端子に与える第２のキャパシタセクションとを含む。第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持つ。同様に、第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持つ。 （もっと読む）

【課題】従来はチップ型コンデンサをグリッド端子の配列方向に沿って表面実装しているため、ＢＧＡ半導体装置の多ピン化が進むと、実装基板のグリッド端子に形成されたランド部間の距離が短くなり、チップ型コンデンサの実装作業が益々難しくなって実装不良を招き、あるいは実装できなくなる虞がある。
【解決手段】本発明のコンデンサアレイの実装構造１０は、ＢＧＡ半導体装置２０が実装された実装基板１１の反対側の面に形成されたグリッド端子１１Ａに対して低ＥＳＬコンデンサアレイ１２を半田付けにて実装した構造であって、低ＥＳＬコンデンサアレイ１２をグリッド端子１１Ａの配列方向に対して４５°の角度θを形成して斜めに配置した実装構造である。 （もっと読む）

【課題】キャパシタの静電容量が大きくなる場合であっても所望の高周波特性が得られると共に、キャパシタが簡易な電極構造で回路基板に内蔵されるキャパシタ内蔵基板を提供する。
【解決手段】下部共通電極１２と、下部共通電極１２の上に相互に分離されて形成され、下部共通電極１２と電気的に結合する複数の誘電体部１４と、複数の誘電体部１４の間及び横領域に形成された絶縁層１６と、誘電体部１４及び絶縁層１６の上に形成され、複数の誘電体部１４に電気的に結合する上部共通電極１８とにより構成されるキャパシタＣを含む。 （もっと読む）

【課題】 広い有効周波数帯域を得ることが可能な積層コンデンサを提供する。
【解決手段】 第１内部電極３のうち積層体１の一主面11に最も近いもの３ａが、積層体１の一主面11に最も近い第２内部電極４ａに設けられた第２内部電極隔離部14に対向する領域において、第１貫通導体５に近づくにつれ積層体１の一主面11に接近しており、かつ、第２内部電極４のうち積層体１の一主面11に最も近いもの４ａが、積層体１の一主面11に最も近い第１内部電極３ａに設けられた第１内部電極隔離部13に対向する領域において、第２貫通導体６に近づくにつれ積層体１の一主面11に接近している積層コンデンサ10である。全体のインダクタンスに対して支配的な電流経路のインダクタンスをより低くしたことにより、共振周波数よりも高周波側のインピーダンスが低くなるので、容量を大きく下げることなく高周波側に広い有効周波数帯域を得ることができる。 （もっと読む）