【課題】 半導体素子の電極と半田接合パッドとを半田バンプを介して正常かつ強固に接続することが可能な半田バンプ付き配線基板およびその製造方法を提供すること。
【解決手段】 上面に半導体素子１０１が搭載される搭載部Ａを有する絶縁基板１の搭載部Ａに半導体素子１０１の電極１０２が電気的に接続される多数の半田接合パッド３が格子状の並びに配列形成されているとともに半田接合パッド３の各々に半導体素子１０１の電極と接続するための半田バンプ４が溶着されて成る半田バンプ付き配線基板であって、絶縁基板１上面の搭載部Ａ周辺にダミーのパッド４が設けられており、かつダミーのパッド４にダミーの半田７Ａが溶着されている。 （もっと読む）

【課題】接続信頼性を向上させることができる半導体装置の提供。
【解決手段】半導体チップサイズパッケージの絶縁部２上の金属配線３とはんだボール４とを電気的に接続する金属パッド５とはんだボール４との間の金属パッド５の表面に、十字形状の凸部６が形成されると共に、回路基板の金属配線１３の金属パッド部１５とはんだボール４との間の金属パッド部１５の表面に、十字形状の凸部１６が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】従来より融点が高い鉛フリー半田を使用した場合においても、半導体チップとの間における接触不良の発生が抑えられた信頼性の高い回路基板等を提供する。
【解決手段】回路基板１０は、マトリックスに配列された電極のうち、外周側である周辺領域に配列された電極１３Ａに縁部から延在するようにして凹部を設けている。これにより、電極から半田に対して矢印Ｄ１２で示す向きの力が加わっても、立壁部により応力が低減され、亀裂が入りにくくなる。 （もっと読む）

【課題】ランドを用いなく、回路パターンとビアとの間の電気的接続を提供することにより回路パターンの密集度を向上できる印刷回路基板の製造方法を提供する。
【解決手段】本発明の印刷回路基板製造方法は、第１キャリアに層間連結体を形成する段階と、第１キャリアに、層間連結体が露出するように絶縁層を積層する段階と、第１キャリアを除去する段階と、層間連結体と電気的に接続するように絶縁層に回路パターンを形成する段階と、を含むことを特徴とする。 （もっと読む）

【課題】部品底面電極を有する電子部品のプリント配線基板への未着を生じさせないという課題があった。
【解決手段】基板電極を備えるプリント配線基板１０であって、基板電極１２は、電子部品２０の外縁より内側且つ電子部品２０の底面に配置される底面電極２２をはんだ付けにより搭載すると共に電子部品の外縁より内側にある基板電極載置部１４と、基板電極載置部１４から突出し、基板電極載置部１４より幅が狭く、且つ、プリント配線基板１０の配線に接続される突出部１３と、を有してプリント配線基板１０を構成する。 （もっと読む）

【課題】 狭ピッチ部品のフロー実装の際に発生していた隣接ピン間の半田ブリッジを防止する。
【解決手段】 予備ランドに過剰な半田を吸収させるべく、予備ランドの形状に合わせて半田吸収用ランドの形状を変化させる。あるいは、予備ランドの面積に応じて半田吸収用ランドの形状を変化させる。また、フロー半田方向に対する端子列の方向により半田吸収用ランドの形状を変化させる。 （もっと読む）

【課題】 高周波回路用プリント配線板に表面実装する電子部品の線路インピーダンスの整合性を保ち、良好な高周波特性を維持するとともに表面実装型チップ部品の実装工程におけるチップ立ちやチップ回転ズレ等が発生しない電子部品装置を得る。
【解決手段】 第１ストリップ線路に接続された第１ランドパターンと、対応する第１対向ランドパターンと、第１ランドパターンと連続して接続された第２ランドパターンと、対応する第２対向ランドパターンと、この第２対向ランドパターンに連続して接続された第３ランドパターンと、対応する第３対向ランドパターンと、第３ランドパターンに接続された第２ストリップ線路を有し、第１ランドパターンと第２ランドパターンとの加算面積が、第２対向ランドパターンと第３ランドパターンとの加算面積に等しくした。 （もっと読む）

【課題】本発明は、導電性ボール載置用マスクにしわによる変形を生じさせることなく、導電性ボール載置用マスクにフラックスが付着することを防止できる導電性ボール載置装置、導電性ボールの載置方法、及び導電性ボール載置用マスクを提供することを課題とする。
【解決手段】フラックス１１５が形成された複数のパッド１１２が配設され、平面視四角形とされたパッド形成領域Ｃの各辺と対向する導電性ボール載置用マスク１０３の下面（具体的には、板体１３１の下面１３１Ｂ）の各位置に、基板１０１の上面に向けて突出する突出部１３２を設けた。 （もっと読む）

相互接続エレメント（１０）のコンタクトを形成する方法を提供する。本方法は、（ａ）導電性エレメント（１６）を、多重配線層を有する相互接続エレメント（１０）に接合する工程と、（ｂ）導電性エレメント（１６）をパタン形成して導電性ピン（２０）を形成する工程と、（ｃ）導電性ピン（２０）を相互接続エレメント（１０）の導電性部位と電気的に相互接続する工程とを含む。露出したピン・インタフェースを有する多重配線層相互接続エレメント（１０）も提供する。本エレメントは、少なくとも１つの誘電体層（２４）で分離された多重配線層を有する相互接続エレメント（１０）であって、前記多重配線層は相互接続エレメント（１０）の第１の表面に露出した複数の導電性部位を含むものであり、相互接続エレメント（１０）の第１の表面から離れる方向に突出する複数の導電性ピン（２０）と、これらの導電性部位を導電性ピン（２０）と電気的に相互接続する金属トレース（２２）とを備える。
（もっと読む）

【課題】 安価な方法で、半田ブリッジの発生を防止するための半田付けランド形状を提供することができ、半田付けの手直しが減少し、生産効率の向上と品質が安定する、プリント配線基板を提供することを目的とする。
【解決手段】 ４方向リードフラットパッケージＩＣ７と、プリント配線基板１と、前記プリント基板１に予め半田付けランド群の並びをプリント配線基板１の半田ディップの進行方向に対して１つの角部が先頭となるように傾斜させて形成し、後方半田付けランド群４の後尾の角部において半田ディップの進行方向に対して後方半田付ランド群４の後部位置に形成した後方半田付けランド郡４の各ランドより大きな後方半田引きランド５と、半田ディップの進行方向に対して前方半田付けランド群３の最後尾のランドを前方半田付けランド群２と同一方向に延長してその他ランドより大きく形成した前方半田付けランド群２の最後尾延長ランド３とを備えた。 （もっと読む）

【課題】 安価な方法で、半田ブリッジの発生を防止するための半田付けランド形状を提供することができ、半田付けの手直しが減少し、生産効率の向上と品質が安定する、プリント配線基板を提供することを目的とする。
【解決手段】 ４方向リードフラットパッケージＩＣ９と、プリント配線基板１と、半田ディップの進行方向に対して前方半田付けランド群２の後部位置に形成した側方半田引きランド４と、後方半田付けランド群６の後尾の角部において半田ディップの進行方向に対して後方半田付けランド群６の後部位置に形成した後方半田引きランド８とを備え、前方半田付けランド群２の最後部の半田付けランド３と側方半田引きランド４を少なくとも前方半田付けランド群２の各ランド長さの１／２以上の幅を有してプリント接続配線５で側方半田引きランド４と接続した印刷配線を構成する。 （もっと読む）

【課題】 接続端子同士を良好に接続する。
【解決手段】 他の基板との接続用の帯状の接続端子３４ａ、３４ｂを有する配線基板３１ａ、３１ｂ同士を接続する配線基板の接続方法であって、接続端子同士が、流動体１４を間に挟んだ状態で対向するように、配線基板同士を位置合わせする工程と、流動体１４を加熱し、その後冷却して、接続端子同士を固着する工程とを備え、流動体１４は、加熱により気泡を生ずる材料であり、接続端子３４ａ、３４ｂは、それぞれの配線基板１ａ、３１ｂに複数併設されており、少なくとも一方の配線基板のそれぞれの少なくとも１つの接続端子には、帯状の接続端子を横断する溝２０ａが形成されている、配線基板の接続方法。 （もっと読む）

【課題】リフローはんだ付けを行うことなく、フローはんだ付けを行う面と反対側の面に突出したはんだを形成し、そのはんだを介して金属板に接地できる印刷回路基板を提供する。
【解決手段】印刷回路基板１０のグランドパターン１２を接地させるための金属板１９は、電子部品がはんだ付けされていない印刷回路基板１０の下面２１に配置されている。印刷回路基板１０の孔１５及び金属板１９の孔２３に取付けネジ１８を通して、図示しない被取付け体にねじ込む。取付けネジ１８を締め付けていくと、上面２０側のフローはんだ付けにより形成された下面２１から外方に突出したはんだ１６の突出部１７が、印刷回路基板１１と金属板１９に挟まれて押しつぶされる。はんだ１６と金属板１９との接触面積が大きくなるため、はんだ１６を介してグランドパターン１２を金属板１９に確実に接地できる。 （もっと読む）

【課題】 電子部品を電子部品搭載基板に載せ換えるための仮搭載と、電子部品を電子部品搭載基板に固定して本搭載することを容易に確実に行うようにする。
【解決手段】 電子部品のリード端子２と接続される配線層端子６を備える電子部品搭載基板３において、配線層端子６のリード端子２と接続される部分にリード端子２の全長に対して短い長さにわたり凹部７を形成し、凹部７の内壁に配線層端子６と連なる導電層８を形成し、載せ換えの際の仮搭載では、リード端子２を折り曲げて凹部７に嵌合させて配線層端子６と接続させ、固定して本搭載する場合には、リード端子２と配線層端子６とを半田付けして固着する。 （もっと読む）

【課題】マザーボードへの実装時に発生するＩＣ部品と回路基板との接続不良問題を防止する。
【解決手段】ＢＧＡ構造やＣＳＰ構造のＩＣ部品４_ICと、ＩＣ部品４_ICが実装されている回路基板２とを有するマザーボード実装用電子モジュール１であって、ＩＣ部品４_ICの半田ボール８がそれぞれ接合する回路基板２の各表面位置にそれぞれ設けられている独立ランドである半田ボール接続ランド１０と、回路基板２に形成され半田ボール接続ランド１０に連接されているスルーホール６と、半田ボール接続ランド１０の表面の少なくとも一部を露出させて回路基板２の表面に形成されているレジスト膜１２と、レジスト膜１２とＩＣ部品４_ICのパッケージ１４の底面との間の隙間に設けられているアンダーフィル１５とを有する。 （もっと読む）

【課題】表面実装部品、フロー接続用部品、或いはマニュアル接続用部品の内の少なくとも２種類の電子部品を搭載するランドを備えたプリント配線基板において、プリント配線基板の出荷後であっても種類の異なる電子部品の接続に際して実際に使用した半田の特性（組成、成分、印刷状態、濡れ性等）を再現性よく確認する。
【解決手段】絶縁基板３、及び該絶縁基板面に形成された配線パターン４を有したプリント配線基板２と、該プリント配線基板に対して分離可能に接続された検査用絶縁基板１１、及び該検査用絶縁基板面に形成された検査用ランド１２を有した検査用配線基板１０と、を備え、検査用ランドは、表面実装部品を半田接続するリフロー接続用ランド１３、フロー接続用部品を半田接続するフロー接続用ランド１４、或いはマニュアル接続用部品を半田接続するマニュアル接続用ランド１５のうちの少なくとも１つを備え、且つ製造履歴が表示されている。 （もっと読む）

【課題】本発明は熱応力により電極パッドの周囲を囲む絶縁層のクラック発生を防止することを課題とする。
【解決手段】半導体装置１００は、半導体チップ１１０が配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層が積層された多層構造であり、第１層１２２、第２層１２４、第３層１２６、第４層１２８の絶縁層が積層された構成になっている。第１層１２２は、第１絶縁層１２１と第２絶縁層１２３とを有する。第１絶縁層１２１と第２絶縁層１２３との境界面には、第１電極パッド１３０の一面側外周より半径方向（周辺方向）に突出する突出部１３２が全周に形成されている。そのため、リフロー処理による熱応力の進行方向が突出部１３２によって遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面に沿う方向で吸収される。 （もっと読む）

【課題】 配線基板と外部電気回路基板との間の電気的な接続を良好に保つことが可能な配線基板を提供すること。
【解決手段】 絶縁基板１と、絶縁基板１の表面に被着された銅から成る半田接続パッド４と、絶縁基板１の表面および半田接続パッド４の外周部に被着されており、半田接続パッド４の中央部を露出させる開口部５ｂを有するソルダーレジスト層５と、開口部５ｂ内に露出する半田接続パッド４に被着された半田層７とを具備して成る配線基板であって、半田接続パッド４は開口部５ｂ内に露出する部位の厚みが開口部５ｂの高さの途中まで嵩上げされている。 （もっと読む）

【課題】 電子部品が搭載されるシールド導体を覆う樹脂膜の厚みのばらつきを抑え、電子部品との接合不良の発生を少なくした回路基板を提供する。
【解決手段】 上面に、電子部品に対応した面積の、線幅と線間距離とがそれぞれ同じ大きさで規則的に繰り返された導体パターンを有するシールド導体２が形成され、シールド導体２を覆うように樹脂膜３が形成され、シールド導体２の周囲に複数の電極パッド４が形成されている回路基板１である。シールド導体２の端部の影響を受けて樹脂膜３が盛り上がる部分がシールド導体２上の全体に分散されるので、シールド導体２を覆う樹脂膜３の厚みのばらつきが抑えられた回路基板１となり、電子部品を搭載したときに電子部品の端子電極と電極パッド４との間で形成されるハンダの形状が均一化される。 （もっと読む）

【課題】本発明は電極に連通される孔の径が異なる場合、同一の直径を有するはんだボールを加熱処理した後のはんだバンプの突出高さがほぼ同じになることを課題とする。
【解決手段】電子装置１００は、絶縁層１１０に大きさの異なる電極１２０，１３０が形成されている。絶縁層１１０及び電極１２０，１３０の表面には、ソルダレジスト１４０が被覆形成されている。ソルダレジスト１４０には、電極１２０，１３０に連通された孔１４２，１４４が形成されており、孔１４２，１４４内において、電極１２０，１３０の上面には、Ni/Au電極層１２２，１３２が形成されている。小径な孔１４２の電極１２０は、１層の電極層１２４により形成されているのに対して、大径な孔１４４の電極１３０は、２層の電極層１３４，１３６を積層したものであり、電極１３０の厚さＴ２が小径な孔１４２の電極１２０の厚さＴ１よりほぼ２倍厚く（高く）なるように形成されている（Ｔ２>Ｔ１）。 （もっと読む）