【課題】クラック、断線、短絡等の発生が防止された、信頼性の高い導体パターンを備えた信頼性の高い配線基板を効率よく製造することのできる製造方法を提供すること。
【解決手段】本発明の配線基板の製造方法は、セラミックス材料とバインダーとを含む材料で構成されたセラミックス成形体を用意する工程と、セラミックス成形体に、金属粒子と前記金属粒子が分散する分散媒とを含む導体パターン形成用インクを液滴吐出法により吐出して、導体パターン前駆体を形成する工程と、少なくとも、セラミックス成形体の導体パターン形成用インクが付与された部位に、導体パターン形成用インク中における金属粒子の分散性を低下させる分散性低下剤を含む組成物を付与する工程と、複数のセラミックス成形体を積層して積層体を得る工程と、積層体を焼結して、導体パターンおよびセラミックス基板とを有する配線基板を得る工程とを有する。 （もっと読む）

【課題】電源配線パターンの高密度化に対応しつつも、布線層の層数を増加させる必要はないため、全体として高密度化を図ることが可能で、工数や材料コストを抑制することが可能なマルチワイヤ配線板及びその製造方法を提供することを目的とする。
【解決手段】金属箔付き絶縁基板の金属箔を回路加工して形成した内層パターンを有する内層と、この内層上に積層され、絶縁層と接着層とを有する布線層と、この布線層の接着層に絶縁被覆ワイヤを布線して形成した布線パターンと、を備えるマルチワイヤ配線板において、前記布線層が、同一の前記接着層に、ワイヤ径の異なる複数の種類の布線パターンを、混在させて有するマルチワイヤ配線板及びその製造方法である。 （もっと読む）

【課題】製造コストの増大を抑制でき、かつ、微細配線に対応可能な配線基板及びその製造方法並びに前記配線基板を有する半導体パッケージを提供する。
【解決手段】本配線基板は、積層された複数のセラミック層及び内部配線を備え、前記内部配線と電気的に接続された電極が一方の面から露出しているセラミック基板と、主面に形成された配線パターンと、一端が前記配線パターンと電気的に接続され、他端が前記主面の反対面である裏面から露出しているビアフィルと、を含む配線層を備えたシリコン基板と、を有し、前記シリコン基板の前記裏面は、前記セラミック基板の前記一方の面にポリマー層を介して接合され、前記シリコン基板の前記ビアフィルは、前記ポリマー層を貫通し、前記セラミック基板の前記電極と直接接合されている。 （もっと読む）

【課題】最外層の表面粗さを適切な状態に設定することができる多層配線基板の製造方法を提供すること。
【解決手段】ビルドアップ工程にて、銅箔５５，５６を剥離可能な状態で片面に積層配置してなる基材５２上に、複数の樹脂絶縁層２１〜２４及び複数の導体層２６を交互に積層して多層化することにより配線積層部３０を形成する。穴あけ工程にて、最外層の樹脂絶縁層２４に対してレーザー穴加工を施して複数の開口部３５，３６を形成し、各接続端子４１，４２を露出させる。その後、デスミア工程にて、開口部３５，３６内のスミアを除去する。 （もっと読む）

【課題】本発明は電子部品を高密度に内蔵した部品内蔵基板を提供することを目的とするものである。
【解決手段】本発明は、この課題を解決するために回路基板５２と回路基板５９との間に設けられた樹脂製のスペーサ５４とを有し、このスペーサ５４には、第１の接続パッドと対向して形成されるとともに、前記第１の接続パッドへ接続された第２の接続パッドと、この第２の接続パッドと前記第２の回路基板との間を接続する接続導体とを設け、前記第１の接続パッドと前記第２の接続パッドとの間は前記電子部品と同じ接続部材で接続されるとともに、前記樹脂部の上側には研磨面を有し、この研磨面には前記接続導体が前記樹脂部から露出する露出部を形成し、この露出部で前記接続導体と前記第２の回路基板とが電気的に接続されて、前記第１の回路基板と前記第２の回路基板との間が電気的に接続されたものである。 （もっと読む）

【課題】ランドの面積を減らし、その分を配線領域として使用できるようにし、配線密度の向上に寄与すること。
【解決手段】多層配線基板１０は、内層の配線層１１に対してその両面に対向する方向からビア１３，１７が形成され、配線層１１においてそれぞれ当該ビアと接続される箇所に画定されるランドＬ１，Ｌ２，Ｌ３が、その側面がテーパ状となるように形成された構造を有している。この構造において、上記のランドは、小径側の面にビア１３が接続される第１のランドＬ１，Ｌ２と、大径側の面にのみビア１７が接続される第２のランドＬ３からなり、第２のランドＬ３の大径側の面の面積は、第１のランドＬ１，Ｌ２の小径側の面の面積と同じである。 （もっと読む）

【課題】接続パッドの下の下側配線層の配線密度を向上させることができる配線基板を提供する。
【解決手段】配線層２２と、配線層２２の上に形成された絶縁層３２と、絶縁層３２の上に形成された接続パッドＣと、絶縁層３２を貫通して形成され、配線層２２と接続パッドＣとを接続するビア導体ＶＣ２とを含み、接続パッドＣの１層下の配線層２２は、接続パッドＣに対応する領域に、接続パッドＣより小さい面積のビア受け用電極部２２ａ，２２ｃ（２２ｘ）と、それと分離された配線部２２ｂ（２２ｙ）とを備えて形成され、ビア受け用電極部２２ａ，２２ｃ（２２ｘ）がビア導体ＶＣ２を介して接続パッドＣに接続されている。 （もっと読む）

【解決手段】
種々の回路板及びそれらを製造する方法が開示される。１つの態様においては、回路板（３２０）の第１の相互接続層を形成することを含む製造の方法が提供される。第１の相互接続層は、ビアランドを含まない第１のセグメント（５３０）を有する第１の導体トレース（４２０）を含む。第１のセグメント（５３０）上には第１のビア（４３０）が形成される。 （もっと読む）

【課題】相互に接続する電気回路と層間接続用孔とを有する多層回路基板の製造方法を提供する。
【解決手段】回路１１が形成された基板１０の回路形成面に絶縁層２０を形成し、絶縁層２０に外表面から孔２１を形成して回路１１を露出させ、回路１１から孔２１をメッキ金属で充填して金属柱２２を形成し、絶縁層２０の外表面及び金属柱２２の頂部に樹脂皮膜２３を形成し、樹脂皮膜２３の外表面から樹脂皮膜２３の厚み以上の深さ及び所定形状を有する溝や孔を形成することにより回路パターン２４を形成し、樹脂皮膜２３の表面及び回路パターン２４の表面にメッキ触媒２５を被着させ、樹脂皮膜２３を絶縁層２０から除去し、絶縁層２０に無電解メッキを施すことによりメッキ触媒２５が残留する回路パターン２４の部分及び金属柱２２の露出部分に無電解メッキ膜を形成して絶縁層２０に回路２６を形成すると共に回路１１と回路２６とを金属柱２２を介して層間接続する。 （もっと読む）

【課題】別のビアホールの加工が要らなく、回路設計の自由度を高めることができる電子部品内装型プリント基板及びその製造方法を提供する。
【解決手段】空洞１１５が厚さ方向に形成されたベース基板１１０；活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に配置された電子部品１２０；ベース基板１１０の他面に積層されて電子部品１２０を埋め込む絶縁材１３０；及びベース基板１１０の一面に形成されて電子部品１２０の接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０；を含んでなる。電子部品１２０の活性面１２３をベース基板１１０の一面に一致させて配置することにより、別のビアホール加工が不要であり、多大な費用が消耗されるレーザー工程を省略することができるとともに、製造工程を簡素化することができ、製造費用を節減することができる。 （もっと読む）

【課題】素子搭載部材ウエハの収縮の影響を抑えた生産性のよい素子搭載部材ウエハの製造方法を提供する。
【解決手段】複数の素子搭載部材となる部分が設けられる素子搭載部材ウエハを焼結させる焼結工程と、レーザーを用いて焼結された素子搭載部材ウエハのそれぞれの素子搭載部材となる部分に貫通孔を設ける貫通孔形成工程と、焼結された素子搭載部材ウエハのそれぞれの素子搭載部材となる部分に設けられている貫通孔に導電材料を埋め込む埋め込み工程と、焼結された素子搭載部材ウエハのそれぞれの素子搭載部材となる部分に配線パターンを設ける配線パターン形成工程と、電解めっきを用いて焼結された素子搭載部材ウエハのそれぞれの素子搭載部材となる部分に設けられている配線パターンにめっき金属膜を設けるめっき工程からなることを特徴とする。 （もっと読む）

【課題】平滑で配線幅の整った良好な配線が形成可能な平滑かつ均一な表面性状を有する絶縁層と、該絶縁層上に形成された配線（配線層）からなる複合層、前記複合層を用いた回路基板、半導体パッケージを提供する。
【解決手段】基板上に印刷法により形成した硬化性絶縁樹脂（絶縁層）上に、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｐｄ、Ｓｎ、Ｐｂ、Ｉｎ、Ｇａの内少なくともひとつ以上の元素を含む配線（配線層）を印刷法により形成した、絶縁層と配線層の複合層。 （もっと読む）

【課題】従来の多層基板では、レーザーを形成して、この孔を層間接続用のビアとしていたため、孔の側面に発生したクラック等の影響で、複数のビアを近づけることが難しく、ビアの直径がばらつきやすく、ファインパターン化に限界があった。
【解決手段】芯材１９と、この芯材１９に含浸または塗布された第１の樹脂２０と、からなる絶縁層１３と、この絶縁層１３に形成された複数個の孔２９に充填された導電性ペースト２３と、この導電性ペースト２３で層間接続された配線１４と、からなる多層基板１１であって、前記孔２９は、半硬化状態の前記第１の樹脂２０を含む前記絶縁層１３が、支持体２７上で保持され、レーザー照射されて形成されたものである多層基板１１とすることで、ビア１２の狭隣接化やビア１２の直径のバラツキを低減し、多層基板１１を小型化、ファインパターン化する。 （もっと読む）

【課題】一体的に形成されたパッド及び導電性ブロックを有する回路基板を提供する。
【解決手段】本発明の回路基板は、基層１１０と、内側パッド１２２を有し、前記基層上に配置されるパターン形成された導電層１２０と、前記基層上に配置され、前記パターン形成された導電を覆う誘電体層１３０と、前記誘電体層上の配置される外側パッド１４４と、前記誘電体層を貫通し、前記外側パッドと前記内側パッドとの間を電気的に接続する導電性ブロック１４２とを含み、前記外側パッド１４４と前記導電性ブロック１４２とが一体的に形成されている。外側パッド１４４の表面処理後に、外側パッド１４４上に金属不動態化層１９０を形成する。 （もっと読む）

【解決手段】
種々の回路板及びそれを製造する方法が開示される。１つの態様においては、回路板の第１の相互接続層を形成することを含む製造の方法が提供される。第１の相互接続層は、相隔たる関係にある第１及び第２の導体構造、第１の導体構造に抵抗接触する第１のビア、及び第２の導体構造に抵抗接触する第２のビアを含む。第１の相互接続層上には第２の相互接続層が形成される。第２の相互接続層は、相隔たる関係にあり且つ第１及び第２の導体構造から横方向にオフセットされる第３及び第４の導体構造、第３の導体構造に抵抗接触する第３のビア、及び第４の導体構造に抵抗接触する第４のビアを含む。 （もっと読む）

【課題】高密度な配線パターンを形成して、確実に導電性ペーストによる層間接続を行うことができる回路基板の製造方法を提供する。
【解決手段】基板１１の一方の側の銅箔１２の表面にマスキングテープ１５を貼り付ける。マスキングテープ１５及び銅箔１２に開口部１５ａ，１２ａを形成し、開口部１２ａに連通して、基板１１にビアホール１６を形成する。ビアホール１６内に導電性ペースト１８を充填し、マスキングテープ１５を剥離して、導電性ペースト１８を熱プレスする。ビアホール１６の導電性ペースト１８を押圧してリベット状に形成し、表面にエッチングレジスト１９ａを設ける。ビアホール１６上のエッチングレジスト１９ａの大きさを、銅箔１２による所望のランド部２０の大きさよりも小さく形成する。エッチング時に、ビアホール１６周辺の広がり部１８ａについて、その周縁部をエッチングにより除去するとともに、一部を残してエッチングを終了する。 （もっと読む）

【課題】配線性の低下を最小限に抑えながら、信号の特性インピーダンスの変化を抑制する。
【解決手段】ビアＶに近接する特定信号配線Ｗｈがある場合、該特定信号配線Ｗｈを含む配線の配線性を評価すべき領域ＥＲの一端ＬＰを、特定信号配線Ｗｈの輪郭線Ｅ１〜Ｅ４のうちビアＶに対向する側の輪郭線Ｅ４に一致させた上で、評価関数の値を求める。 （もっと読む）

【課題】微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な半導体チップ搭載用基板の製造方法を提供する。
【解決手段】内層回路１０２を表面に有する内層板１と絶縁層２１を隔てて内層板１上に設けられた第１の銅層３２とを有する積層体における第１の銅層３２上に、導体回路５０となるべき部分を除いてレジスト４を形成するレジスト形成工程、第１の銅層３２上に電解銅めっきにより第２の銅層５を形成して導体回路５０を得る導体回路形成工程、導体回路５０上の少なくとも一部に、電解ニッケルめっきによりニッケル層を形成するニッケル層形成工程、レジスト４を除去するレジスト除去工程、第１の銅層３２をエッチングにより除去するエッチング工程、及び導体回路５０上の少なくとも一部に、無電解金めっきにより金層を形成する。 （もっと読む）

【課題】配線構造の設計自由度が高く、高密度な三次元実装を可能とする貫通配線を備えた貫通配線基板を複数用いた複合基板を含む電子装置を提供する。
【解決手段】本発明に係る電子装置は、基材を構成する少なくとも二面を結ぶように微細孔を配し、該微細孔に導電性物質を充填してなる貫通配線１８３を備え、かつ、前記貫通配線が、少なくとも一部に、前記基材の厚み方向とは異なる方向に延びる部分を有する貫通配線基板１８１Ａ〜１８１Ｄを複数用い、互いの主面同士及び／又は側面同士を重ね合わせ、互いの貫通配線基板を構成する貫通配線１８３を電気的に接続してなる複合基板と、前記貫通配線基板における前記基材に実装された電子部品１８５Ａ〜１８５Ｄと、を含む。 （もっと読む）

【課題】多層基板内における電磁シールドを維持しつつ、柔軟なレイアウト設計を実現する。
【解決手段】
電磁シールド体Ｓは基板の下部にあるグランド多層のＬ３層，Ｌ２層を含む。Ｌ３層は、第１領域Ｐ１を残してベタ状に形成された第１グランド層３２を備える。Ｌ２層は、平面視において前記第１領域Ｐ１を包摂し層の一部である第２領域Ｑ１に、第１グランド層３２と絶縁層１６を挟んで形成された第２グランド層３４を備える。そして、第１グランド層３２と第２グランド層３４とは、第１領域Ｐ１を取り囲むように並んでいる多数のスルーホール５０により電気的に接続されている。 （もっと読む）