【課題】メサ分離溝のエッチングばらつきを低減するメサ型半導体装置の製造方法を提供する。
【解決手段】本発明の製造方法は、ｎ^-型半導体ウエハ１の表面側にｎ⁺⁺型半導体領域２を形成する工程と、さらにｐ型不純物を選択的に拡散し、ｐ型半導体領域３を形成する工程と、半導体ウエハ１上に絶縁膜４を形成する工程と、ＰＮ接合部を分離するための分離溝８を形成する工程と、ＰＮ接合部が露出した分離溝表面を覆うようにガラス保護膜９ｂを形成する工程を備え、分離溝８を形成する工程において、ウエハ１の表面に形成された自然酸化膜等をフッ化アンモニウムとフッ化水素酸の混合溶液１３を用いて除去する工程と、純水を用いて混合溶液１３をウエハ１から洗い流す工程と、ウエハ１をフッ酸と硝酸と酢酸の混合液１７中に浸してウエハ１をエッチングする工程と、を含む。 （もっと読む）

【課題】
動作を高速化させるとともに、小型化を図ったバイポーラトランジスタを備えた半導体装置及びこの半導体装置の製造方法を提供する。
【解決手段】
バイポーラトランジスタのコレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設ける。さらに、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続する。 （もっと読む）

【課題】さらなる微細化の可能なセルフアラインＨＢＴとその製造方法を提供する。
【解決手段】本発明のヘテロ接合バイポーラトランジスタの製造方法では、まず、基板１の上に、コレクタコンタクト層２、コレクタ層３、ベース層４、ベース保護層５、エミッタ層６およびエミッタコンタクト層７、ＷＳｉ層８を順次形成する。その後、ＷＳｉ層８の上にレジストパターン９を形成し、レジストパターン９をマスクとしてＷＳｉ層８のパターニングを行う。その後、レジストパターン９をマスクとして、ＩＣＰ方式ドライエッチングにより、エミッタコンタクト層７とエミッタ層６とを順次除去する。ドライエッチングによってエミッタコンタクト層７およびエミッタ層６を除去することにより、エミッタ層６の側面を上面に対してほぼ垂直にすることができる。 （もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）

照明システムは、複数個の発光素子（Ｒ、Ｇ、Ｂ）を含む光源（１）を有する。これらの発光素子は、少なくとも第１の原色の第１の発光ダイオードと、少なくとも第２の原色の第２の発光ダイオードとを備え、第１と第２の原色がお互いに異なっている。この照明システムは、発光素子によって発せられた光を平行にするためのファセット光コリメータ（２）を有する。このファセット光コリメータは、照明システムの長手方向軸（２５）に沿って構成される。ファセット光コリメータ内の光伝搬は、全内部反射に、又はファセット光コリメータのファセット上に施された反射コーティングでの反射に基づいている。ファセット光コリメータは、光源から離れて面する側で、ファセット光反射板に組み合わせる。この照明システムは、光整形拡散体（１７）を更に備える。この照明システムは、均一な空間の及び空間角度色分散で光を発する。
（もっと読む）

例示的一実施例によれば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのバイポーラトランジスタは、上面（３２４）を有するベース（３２７）を備える。ＨＢＴは、ベースの上面に位置する、第１の内部スペーサ（３１７）および第２の内部スペーサ（３１８）をさらに備える。ＨＢＴは、ベース（３２７）の上面（３２４）の上に、第１の内部スペーサ（３１７）に隣接する第１の外部スペーサ（３２７）および第２の内部スペーサ（３１８）に隣接する第２の外部スペーサ（３２８）をさらに備える。この例示的実施例によれば、ＨＢＴは、第１および第２の内部スペーサ（３１７、３１８）の間に位置するエミッタ（３２６）をさらに備える。ＨＢＴは、第１および第２の外部スペーサ（３２７、３２８）の上に位置する中間酸化層（３１６）をさらに含んでもよい。ＨＢＴは、前記中間酸化層（３１６）の上に位置するアモルファス層（３２１）をさらに含んでもよい。ＨＢＴは、アモルファス層（３２１）の上に反射防止膜層（３２２）をさらに含んでもよい。
（もっと読む）

バイポーラデバイスにおいてエピタキシャルベース層を形成する方法。同方法は：活性シリコン領域（１０）に隣接したフィールドアイソレーション酸化物領域（１２）を有する構造を提供するステップと；前記フィールドアイソレーション酸化物領域（１２）上に窒化シリコン／シリコン積層（１４，１６）を形成するステップであって、前記窒化シリコン／シリコン積層（１４，１６）はシリコンの上位層（１４）と窒化シリコンの下位層（１６）とを含む、前記ステップと；階段状シード層を形成するために前記窒化シリコン／シリコン積層（１４，１６）にエッチングを実行するステップであって、前記窒化シリコンの下位層がエッチングされると同時に前記シリコンの上位層が横方向にエッチングされる、前記ステップと；前記階段状シード層および活性領域（１０）とにわたってＳｉ／ＳｉＧｅ／Ｓｉ積層（２０）を成長させるステップと；含む。
（もっと読む）

バイポーラトランジスタ及びその製造方法に関する。第１のエピタキシャル層（２３）上への第２の、より高濃度にドープされたエピタキシャル層の成長によって、外部ベース領域（４０）が形成される。第２のエピタキシャル層は上にあるポリシリコンエミッタ台座（２８）の下まで広がり、かつ、この台座（２８）から絶縁される。
（もっと読む）

本発明は、バイポーラ・トランジスタ装置（１０）の製造に関し、この装置内に、絶縁層（１３）内のウィンドウ内に存在し絶縁層（１３）を覆って横方向に延びる多結晶シリコン領域（１４）を用いて、エミッタが形成される。シリコン領域（１４）、並びに、絶縁領域（１３）及びシリコン領域（１４）のスタックに隣接する別のシリコン領域（１２）が、この構造を覆って堆積される金属層（１６）によってシリサイド化される。形成されるシリサイド（１７）のブリッジを回避する手段がスタックの側面に形成される。本発明によれば、形成されるシリサイドのブリッジを回避するための手段は、シリコン領域（１４）の上面とスタックの側面の表面に沿った他のシリコン領域（１２）の上面との間の間隔が、絶縁層（１３）と半導体層（１４）の厚さの合計よりも大きく形成されるように、スタックの側面が構築されることを備える。スタック側面の正又は負の傾斜によって増大された通路によりシリサイドのブリッジが回避される。好ましい実施形態は、スタックの側面がどのように構築されるかに関する。
（もっと読む）

【課題】 オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を提供する。
【解決手段】 コレクタ層とベース層が同じエッチング液でエッチングされる材質で形成されている場合において、■基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を積層する工程。
■エミッタ電極及びベース電極を形成しコレクタ層を露出させる工程。
■ベース層の下部を除くコレクタ層の厚さの１／２程度の厚さまでエッチングにより除去し途中でエッチングをストップさせる工程。
■エミッタ電極及びベース電極を含むコレクタ上の所定領域を覆ってマスキングを施す工程。
■ベース電極とサブコレクタ層とに挟まれた部分を含むコレクタ層をサイドエッチングして所望の空隙を形成する工程。
を含んでいる。 （もっと読む）