【課題】 本発明は、素子分離酸化膜の膜厚変化部位を所定の膜厚に保持してイオン注入を規制することにより、実効ベース領域の安定化による特性向上を図る半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 素子分離酸化膜５の、素子形成領域６との境界領域に形成される膜厚変化部位１３に所定の厚さのイオン注入規制段部１４を形成することにより、膜厚変化部位１３が全域に亘りイオン注入を規制する所定の厚みで構成されるようにする。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】 ＣＭＯＳ集積回路（ＩＣ）のための静電放電（ＥＳＤ）保護デバイスとして用いるのに適した電流制御シリコン・オン・インシュレータ（ＳＯＩ）デバイスを提供すること。
【解決手段】 垂直型シリコン制御整流器（ＳＣＲ）、垂直型バイポーラ・トランジスタ、垂直型キャパシタ、抵抗器及び／又は垂直型ピンチ抵抗器のようなデバイスを有するシリコン・オン・インシュレータ（ＳＯＩ）集積回路（ＩＣ）チップ、及びそれらのデバイスを作製する方法である。デバイスは、ＳＯＩ表面層及び絶縁体層を通って基板に達するシード孔内に形成される。例えばＮ−型埋め込み拡散部が、基板内のシード孔を通って形成される。ドープされたエピタキシャル層が、埋め込み拡散部上に形成され、このドープされたエピタキシャル層は、例えばＰ−型層及びＮ−型層などの多数のドープ層を含むことができる。ドープされたエピタキシャル層上に、例えばＰ−型のポリシリコンを形成することができる。コンタクト・ライナ内に、埋め込み拡散部へのコンタクトが形成される。 （もっと読む）

【課題】いわゆるメサ型の半導体装置において、耐圧の向上を図ると共に高信頼性の半導体装置及びその製造方法を提供することを目的とする。
【解決手段】レジスト層をマスクとした異方性エッチングで絶縁膜５及び半導体基板１を選択的に除去し、半導体基板１の主面に対して実質的に垂直な側壁を有する溝８を形成する。次に、溝８に対して等方性エッチングする。これにより、溝８の内壁に生じた荒れは除去されて、溝８の内壁が平坦化される。また、同時に水平方向にもエッチングが進行し、溝８の上部１０は、半導体基板１の表面側に近付くにつれて広がるように傾斜する。次に、溝８内にパッシベーション膜１１を形成する。次に、所定のダイシングラインに沿って半導体基板１等を切断し、チップ状の個々の半導体装置を得る。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】ベース・コンタクト（２１）が設けられたベース領域（１）と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域（２、３）と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、０．５ｅＶよりも大きいバンドギャップおよび１０^１７ｃｍ^−３よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト（２１）からのキャリアの侵入を防止する排除用ヘテロ接合（４）を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 （もっと読む）

【課題】エミッタ電極に対するコンタクト部を容易に形成しながら、エミッタ層の幅を小さくすることが可能な半導体装置を提供する。
【解決手段】このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 （もっと読む）

【課題】半導体基板の第２素子が形成される領域にエッチングによるダメージが発生するのを抑制しながら第１素子のゲート電極の側面を覆うサイドウォール絶縁膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の電界効果型トランジスタ２が形成される領域にゲート電極２８を形成する工程と、ゲート電極２８の表面およびシリコン基板１１のバイポーラトランジスタ１が形成される領域を覆うようにスペーサ絶縁膜４２を形成する工程と、スペーサ絶縁膜４２を表面から所定の厚み分エッチングすることにより、シリコン基板１１のバイポーラトランジスタ１が形成される領域にスペーサ絶縁膜４２を所定の厚み分残した状態でゲート電極２８の側面を覆うサイドウォール絶縁膜３０を形成する工程とを備える。 （もっと読む）

【課題】第１素子の第１電極の表面上に形成される第１絶縁膜を除去する際に、素子分離絶縁膜の端部が除去されることに起因する不都合が発生するのを抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、バイポーラトランジスタ１が形成される領域Ａに隣接するように素子分離絶縁膜１６ｂを形成する工程と、エミッタ電極２５の表面上にシリコン窒化膜４７ａを形成する工程と、領域Ａに不純物を注入する工程と、少なくとも素子分離絶縁膜１６ｂがスペーサ絶縁膜４２により覆われた状態でシリコン窒化膜４７ａを除去する工程と、シリコン窒化膜４７ａが除去された後に領域Ａおよび素子分離絶縁膜１６ｂを覆うようにシリコン窒化膜を形成する工程とを備える。 （もっと読む）

【課題】コレクタ−ベース間の寄生容量を好適に抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層として、活性領域を区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を第１の活性領域６と第２の活性領域７とに分離する第２の絶縁分離膜５ｂを形成する。Ｐ型シリコン基板１にイオン注入を行うことでコレクタ領域２を形成する。この際、絶縁分離層の直下におけるピーク深さ（コレクタ領域２内のＮ型不純物の濃度がピークとなる位置の主表面Ｓからの深さ）を活性領域の直下におけるピーク深さに比して浅く形成するとともに、第２の絶縁分離膜５ｂの直下のピーク深さを第１の絶縁分離膜５ａの直下のピーク深さに比して深く形成する。 （もっと読む）

【課題】高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】各拡散層形成領域７〜９を相互に位置決めするイオン注入制御開口部１３〜１４を形成する工程を施した後に、各拡散層毎にイオン注入開口部２９，３０を形成するイオン注入マスク層形成工程と、各イオン注入開口部から不純物元素をイオン注入して各拡散層を形成する拡散層形成工程を実施する。イオン注入制御開口部が各拡散層形成工程におけるセルフアライメント構造を構成して各拡散層が形成される。 （もっと読む）

半導体装置の分離構造は、フロア分離領域と、フロア分離領域の上方の誘電体の充填されたトレンチと、トレンチの底部からフロア分離領域にまで下方へ延びる側壁分離領域とを備える。この構造は、半導体基板内に比較的深い分離されたポケットを設ける一方、基板にエッチングされなければならないトレンチの深さの制限を設ける。ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオードおよびＪＦＥＴを含む種々のデバイスが、分離されたポケット内に形成される。
（もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】従来の半導体装置では、ＩＳＯを構成するＰ型の埋込層の横方向拡散幅が広がる等により、ＩＳＯの形成領域が狭め難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の基板６上に２層のＥＰＩ７、８が形成される。基板６及びＥＰＩ７、８には、ＩＳＯ１、２、３が形成され、複数のアイランドに区分される。ＩＳＯ１は、Ｌ−ＩＳＯ９、Ｍ−ＩＳＯ１０及びＵ−ＩＳＯ１１が連結し、形成される。そして、Ｌ−ＩＳＯ９とＵ−ＩＳＯ１１との間にＭ−ＩＳＯ１０が配置され、Ｌ−ＩＳＯ９の横方向拡散幅Ｗ１が狭められる。この構造により、ＩＳＯ１の形成領域が狭められる。 （もっと読む）

【課題】半導体装置として縦型のダイオードにおいて、逆回復時に逆方向電流の急激な回復を抑制し、ソフトリカバリを実現する。
【解決手段】Ｎ−型基板１０の表層部に形成されたＰ型層２０を貫通してＮ−型基板１０に達するトレンチ３０を複数設けると共に、各トレンチ３０のうち少なくとも隣同士の間に配置されたＰ型層２０上に絶縁膜４０を設け、Ｐ型層２０のうち当該絶縁膜４０、各トレンチ３０の壁面、Ｎ−型基板１０によって囲まれた領域をフローティングＰ型領域２１として構成する。これにより、フローティングＰ型領域２１をホールの供給源として機能させる。 （もっと読む）

【課題】ベース引き出し用電極とベース領域との接続抵抗を低抵抗化できる技術の提供。
【解決手段】半導体基板上に、第１導電型のコレクタ領域、第１絶縁膜、第２導電型を有するベース引き出し用電極、及び第２絶縁膜をこの順で設け、第２絶縁膜及びベース引き出し用電極の一部をエッチングして、第１絶縁膜の表面を露出させ、開口部の側壁に、成長防止用絶縁膜を形成する。露出した第１絶縁膜をエッチングして、前記コレクタ領域の表面を露出させる。露出したコレクタ領域上に、ベース領域を選択エピタキシャル成長により形成する。ベース領域形成工程の後、前記成長防止用絶縁膜を除去する。その後、開口部の側壁に、第２導電型の不純物が高濃度でドープされた低抵抗化用側壁を形成する。低抵抗化用側壁を被覆するように絶縁性の分離膜を形成し、エミッタ層を、開口部の底部でベース領域と接する様に、開口部に埋めこむエミッタ層形成工程と、を具備する。 （もっと読む）

【課題】従来の半導体装置では、コレクタ領域が拡散層により形成され、横方向拡散によりデバイスサイズが縮小し難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板２上にＮ型のエピタキシャル層３が形成されている。コレクタ領域としてのＮ型の埋め込み拡散層６が基板２とエピタキシャル層３に渡り形成されている。エピタキシャル層４には、Ｎ型の埋め込み拡散層６に達するトレンチ９が形成されている。トレンチ９は、Ｎ型不純物が導入されたポリシリコン１６により埋設されている。この構造により、ＮＰＮトランジスタ１では、コレクタ領域でのシート抵抗値が低減され、デバイスサイズが縮小される。 （もっと読む）

【課題】エミッタ領域とコレクタ領域の間に存在する転位欠陥を実質上含まないＳｉＧｅバイポーラ・トランジスタを形成する方法を提供すること。
【解決手段】（ａ）少なくともバイポーラ・デバイス領域を含む構造を設けるステップであって、前記バイポーラ・デバイス領域が、半導体基板内に形成された第１の伝導タイプのコレクタ領域を少なくとも含むステップと、
（ｂ）前記コレクタ領域上にＳｉＧｅベース領域を堆積させるステップであって、堆積中に炭素を、前記コレクタ領域の全体および、前記ＳｉＧｅベース領域の全体にわたって連続的に成長させるステップと、
（ｃ）前記ＳｉＧｅベース領域上に、パターン形成されたエミッタ領域を形成するステップとを含む方法。 （もっと読む）

【課題】 単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。１つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。 （もっと読む）

【課題】多重型トランジスタ半導体構造を提供すること。
【解決手段】半導体構造が２つの異なった部分を用いて形成される。第１の部分は第１のトランジスタを形成し、第２の部分は第２のトランジスタを形成する。第１のトランジスタの複数の部分が第２のトランジスタの複数の部分をも構成する。すなわち、第１のトランジスタ及び第２のトランジスタの両方が、同一の構造における複数の部分により構成される。 （もっと読む）