【課題】 ベース・コレクタ間容量及びベースコンタクト抵抗を共に減少させて、高周波特性等の特性の向上を図ることができる、ヘテロ接合型半導体装置及びその製造方法を提供すること。
【解決手段】少なくともコレクタ層３とベース層４とエミッタ層５とからなる積層体を有するヘテロ接合型バイポーラトランジスタ２４ａであって、エミッタキャップ層６、エミッタ層５及びコレクタ層３がアンダーカット形状をなし、各アンダーカット部に有機絶縁膜９Ａ、９Ｂが充填されていると共に、エミッタ電極７に対して自己整合的に形成されたベース層４の側面から上面の一部にかけてベース電極１２が全方向蒸着後のリフトオフによって形成されている、ヘテロ接合型バイポーラトランジスタ２４ａ。 （もっと読む）

【課題】 高周波領域に於ける半導体装置の特性を向上させる。
【解決手段】 本発明の半導体装置２０Ａは、半導体基板２５の表面に活性領域２１と接続されたエミッタパッド電極２３Ｅ、コレクタパッド電極２３Ｃおよびベースパッド電極２３Ｂが形成されている。更に、半導体基板２５の裏面には、裏面電極２６が形成されている。更に、接地電位と接続されるエミッタパッド電極２３Ｅは、半導体基板２５を厚み方向に貫通する貫通電極２４Ａを介して、裏面電極２６と接続されている。 （もっと読む）

本発明は、標準的な浅いトレンチ分離作製方法を適用してバイポーラートランジスターを作製するための方法を提供するものであり、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２９）又は横型バイポーラートランジスター（４９）と、第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成する。更に本作製方法は、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２７）、第三トレンチの中に横型バイポーラートランジスター（４９）、及び第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成することもある。
（もっと読む）

【課題】コレクタ層、ベース層、エミッタ層およびエミッタコンタクト層となるべき各半導膜を含む半導体多層膜を成長した後に、炭素添加ベース層の正孔濃度を増加できるバイポーラトランジスタの製造方法を提供する。
【解決手段】ＯＭＶＰＥ装置内のサセプタＳに基板２を載置し、基板２上にサブコレクタ膜３０、コレクタ膜５０、およびベース膜６０をエピタキシャル成長する。ベース膜６０に炭素が添加される。次に、基板２を温度Ｔに維持し、エミッタ膜７０およびエミッタコンタクト膜８０を成長する。次いで、原料ガスの供給を停止し基板２を温度Ｔ_Aに維持する。ここで、Ｔ＜Ｔ_A≦６００℃といった関係が成り立つ。これにより、ベース膜６０内の水素原子が気相中へと脱離し、同膜６０内の炭素原子の活性化率が向上する。 （もっと読む）

本発明は、フォトリソグラフィ技術を適用することなく、ベース領域（７）に自己整合で形成されるベース接続領域（２３）を有するヘテロ接合バイポーラトランジスタを製造する方法を提供する。更に、コレクタ接続領域（３１）及びエミッタ領域（２９）が、フォトリソグラフィ技術を適用することなく、同時に形成され、ベース接続領域に自己整合される。
（もっと読む）

【課題】低ベース抵抗、低容量であり、また寄生的な損失が低減されているバイポーラトランジスタの殊に簡単かつ廉価な製造方法を提供する。
【解決手段】基板の表面領域をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成し、少なくとも１つのキャビティを基板内に形成し、少なくとも１つのキャビティの表面に誘電性絶縁層を被着し、第２のドーピング部を有する関連するベース領域を、少なくとも１つのキャビティ内に形成して、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を設け、かつベース領域を、形成されているアクティブなエミッタ領域上に少なくとも部分的に形成して、基板と電気的に接続されているベース区域を設け、第３のドーピング部を有するコレクタ領域を、形成されたベース区域上に形成して、形成されたベース区域と電気的に接続されているコレクタを設ける。 （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

【課題】チップサイズパッケージの半導体装置においては、半導体基板６０がスリット孔８０で分離される構造のために樹脂層７８で同一平面に支持固定される必要があるが、絶縁膜７４と接着しかつ均一の厚みであるので、まだ十分な強度を得られていない実用上の大きな問題点があった。
【解決手段】本発明の半導体装置は、第１の領域１２および第２の領域１３、１４を有する半導体基板と、第１の領域１２と第２の領域１３、１４を分離するダイシング溝３０と、ダイシング溝３０に隣接する半導体基板１０の第１の領域１２および第２の領域１３、１４表面に設け半導体基板１０を露出する段差部分３１と、段差部分３１を含み半導体基板の第１の領域１２および第２の領域１３、１４の表面に半導体基板１０を一体に支持する樹脂層３４とを備え、段差部分３１と樹脂層３４の密着度を向上させている。 （もっと読む）

【課題】 雑音特性を劣化を抑制して高周波特性の向上を可能とする半導体装置を提供する。
【解決手段】 基体層２３、基体層２３上の基体層２３より幅の狭い中間層２２、及び中間層２２上の中間層２２より幅の狭い頭部２１を備える第１導電型（ｎ型）のコレクタ領域２と、頭部２１の上面に配置された第２導電型（ｐ型）のベース領域３と、ベース領域３の上部の一部に配置された第１導電型（ｎ型）のエミッタ領域４と、基体層２３の上面から頭部２１の側面まで達する絶縁領域５と、絶縁領域５の上面にベース領域３の側面と接して配置されたベース電極６とを備える。 （もっと読む）

【課題】 ヘテロ接合型バイポーラトランジスタにおいて、ベース面積ないしはベース・コレクタメサ面積の縮小化を図って高速性を高めることができるようにする。
【解決手段】 ベースメサないしはベース・コレクタメサ４の上面に、ベース電極とエミッタメサとが平面的に配置形成されて、エミッタメサ７上のエミッタ電極８の周縁部８ｅとベースメサないしはベース・コレクタメサ４の周縁部４ｅを自己整合する構成とする。 （もっと読む）

【課題】エミッタ端子及びベース端子が同一な高さを有する高速バイポーラトランジスタを提供する。
【解決手段】高速バイポーラトランジスタは、ベースのためのシリコン−ゲルマニウム膜（２５ａ）をコレクタのための半導体膜（１９）上に形成し、エミッタ端子及びコレクタ端子のための接触窓を有する層間絶縁膜（２７）（２９）を形成し開口する。ポリシリコンを蒸着した後ベース、エミッタ接触窓（３５ｂ）（３５ａ）内にポリシリコンを充填し、イオン注入熱処理工程により、エミッタ拡散部（３６）を形成する。その後、平坦化処理により、同一高さをもつポリシリコンエミッタ端子及びポリシリコンベース端子を形成する。更に、エミッタ及びベース接触窓と、金属配線との間に安定的なシリサイド膜を形成でき、低抵抗なエミッタ、ベース接触窓を持つバイポーラトランジスタを形成できる。 （もっと読む）

【課題】 半導体層間の接合の端面におけるリーク電流を抑え、かつ、水分の侵入や放熱不足の問題を解消できるパッシベーション膜を備えたヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にメサ構造に加工した半導体層２〜６を形成する。エミッタメサおよびベース・コレクタメサの端部に凹部１１および１２を形成し、これらの凹部にそれぞれ絶縁性有機膜１３および１４を形成して、エミッタ層５の端面とベース層４との界面、およびベース層４とコレクタ層３との界面を絶縁性有機膜で被覆する。さらに、半導体層２〜６を被覆する緻密な無機パッシベーション膜１５を、例えばプラズマＣＶＤ法による窒化シリコン膜によって形成し、開口部に電極７〜９を形成する。ＨＢＴ１０では、接合の端面が絶縁性有機膜１３および１４によって被覆されているので、接合部にプラズマダメージが生じることはない。 （もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】ＡｌもしくはＩｎを含む化合物半導体層の上に積層されたＡｌもしくはＩｎを含まない化合物半導体層を選択的に除去する工程において、アンダーカットが生じず、且つ、孤立パターン部と密集パターン部における加工形状差の生じにくい、ドライエッチング方法を提供する。
【解決手段】前記ドライエッチング工程にて、エッチング装置の下部電極温度を１０℃以下に制御しドライエッチングを行うことにより、副生成物の揮発を抑制し、より安定した側壁保護効果が得られ、疎部、密部における加工形状差の少ない均一なエッチング形状が得られる。また、副生成物は温度の低い基板へ選択的に堆積するためドライエッチング装置のチャンバー内には付着せず、デポ生成ガスを使用した場合のデメリットである、雰囲気変動およびパーティクルの発生による、メンテサイクルの短命化を回避できる。 （もっと読む）

【課題】 ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。
【解決手段】 ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。 （もっと読む）

【課題】 外部ベース注入部、外部ベース・シリサイド及びエミッタが互いに自己整合された、自己整合型バイポーラ・トランジスタを提供すること。
【解決手段】 基板（１０）内のコレクタ（１２）と、コレクタの上にある内部ベース（１４）と、内部ベースに隣接した外部ベースと、内部ベースの上にあるエミッタ（１３０）とを含むバイポーラ・トランジスタ、及びトランジスタを形成する方法が開示される。外部ベースは、断面から見たときに、内部ベースと隣接した外部ベース注入領域（８２、１７２、１９２）を含む。トランジスタは、内部ベースの上の基板上に、エミッタの下部のためのエミッタ・ペデスタル（５０）をパターン形成することによって形成される。エミッタ・ペデスタルによって保護されない領域内に、外部ベースが形成される。その後、エミッタ、関連したスペーサ（１８０）及びシリサイド領域（２２０）が形成される。シリサイド、外部ベース及びエミッタは、全て互いに自己整合される。 （もっと読む）

エミッタ・アウト拡散、又は縦型バイポーラ装置を形成するために用いられるのと同じ工程で形成されるソース領域及びドレイン領域（１７、１８）を備えたＢｉＣＭＯＳと互換性があるＪＦＥＴ装置であって、バイポーラ装置内にエミッタ・キャップを形成する半導体層がＪＦＥＴ装置のチャネル（１６）を形成し、バイポーラ装置の真性ベース領域を形成する材料層（すなわちベース・エピ・スタック）がＪＦＥＴ装置の真性ゲート領域（１４）を形成するＪＦＥＴ装置。その結果、如何なる更なるマスキング又は他の処理ステップの必要なしに、ＪＦＥＴ装置の標準的なＢｉＣＭＯＳプロセスへの組み込みが達成される。
（もっと読む）

【課題】 欠陥制御と拡散制御を同時に実現し、信頼性の高い半導体装置の製造方法を提供する。
【解決手段】 Ｐ型シリコン基板１の主表面領域中に、Ｎ⁺ 埋め込み層２およびＮ型エピタキシャル層３が形成されている。Ｎ型エピタキシャル層３にはＳＴＩ溝６０が形成され、その凹部内面には熱酸化膜６が形成されている。さらにＳＴＩ溝６０はＨＤＰ−ＮＳＧ膜７で埋め込まれている。また、ＳＴＩ溝６０内に形成された深い溝７０はシリコン基板１に到達するまでの深さで形成され、その凹部内面には熱酸化膜９が形成されている。この熱酸化膜９の膜厚はＳＴＩ溝６０内の熱酸化膜６よりも薄く形成されている。また、深い溝７０内には、さらにシリコン酸化膜１０が形成され、ポリシリコン膜１１で埋め込まれている。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、電流コラプス現象を低減することができる半導体装置と高周波増幅器を提供する。
【解決手段】半導体装置は、GaAs基板６と、GaAs基板の上に設けられたサブコレクタ層５と、サブコレクタ層５の上の一部に設けられたコレクタ層４と、コレクタ層４の上に設けられたベース層（第１の半導体層）３と、ベース層３のうち真性ベース領域１１の上に設けられた第２エミッタ層（第２の半導体層）２ａと、ベース層３のうち外部ベース領域２ａの上に設けられた第２エミッタ層（第２の半導体層）２ｂと、第２エミッタ層２ａの上に設けられた第１エミッタ層１とを有している。 （もっと読む）