【課題】プラズマ雰囲気の周囲に存在する銅による影響を抑制する半導体装置の製造方法を提供する。
【解決手段】半導体基板１の上方に絶縁膜１８〜２１を形成する工程と、絶縁膜１８〜２１上にレジスト膜２４を形成する工程と、レジスト膜２４の上方にマスク膜２５を形成する工程と、マスク膜２５の上方にレジストパターン２７を形成する工程と、レジストパターン２７をマスクにしてマスク膜２５をエッチングする工程と、酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、３０ｍＴｏｒｒ以上の圧力の雰囲気内で、マスク膜２５から露出する領域のレジスト膜２４をエッチングする工程とを有する。 （もっと読む）

【解決手段】透明基板上に１又は２以上の層で構成された膜が形成され、該膜の最表層がクロム系材料からなり、更に、該最表層上にドライエッチング用のエッチングマスク膜が設けられたフォトマスクブランクであって、上記エッチングマスク膜が、加水分解性シラン化合物の加水分解・縮合物、架橋促進剤化合物、及び有機溶剤を含む酸化ケイ素系材料膜形成用組成物を用いて成膜した膜厚１〜１０ｎｍの酸化ケイ素系材料膜であるフォトマスクブランク。
【効果】本発明のフォトマスクブランクのエッチングマスク膜は、塩素系ドライエッチングに対して高いエッチング耐性をもち、このエッチングマスク膜を用いてフォトマスクブランクを加工することにより、塩素系ドライエッチングであっても、薄いエッチングマスク膜で高精度の加工が可能である。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口パターンを形成する際に、マスク層のエッチング耐性を増強させ、処理対象層の加工の自由度を向上させることができる基板処理方法を提供する。
【解決手段】処理対象基板であるウエハＷのマスク層としての、例えばフォトレジスト膜５３からなる有機膜を無機化する無機化ステップは、フォトレジスト膜５３の表面に１価のアミノシランを吸着させる吸着ステップと、吸着したアミノシランを、酸素をプラズマ励起した酸素ラジカルを用いて酸化し、これによってフォトレジスト膜５３をＳｉ酸化膜に改質する酸化ステップを有する。 （もっと読む）

【課題】処理対象膜において形状の乱れが少ない開口部を形成することができる基板処理方法を提供する。
【解決手段】被処理膜３７と、被処理膜３７の上に形成された複数の小幅のライン３８ａからなるフォトレジスト膜と、各ライン３８ａの間において露出する被処理膜３７及びライン３８ａを覆うＳｉ酸化膜４０とを有するウエハにおいて、Ｓｉ酸化膜４０にエッチングを施してフォトレジスト膜の各ライン３８ａと被処理膜３７を露出させ、露出したフォトレジスト膜を選択的に除去し、さらに、残存するＳｉ酸化膜４０（一対のライン４２ａ，４２ｂ）にエッチングを施す。 （もっと読む）

【課題】基板上に形成される被処理膜のパターンの線幅を基板面内で均一にする。
【解決手段】検査用ウェハの被処理膜にパターンを形成する（ステップＳ１）。被処理膜のパターンの線幅を測定する（ステップＳ２）。線幅測定結果に基づいて、ＰＥＢ装置における加熱温度を補正する（ステップＳ３）。外周部の線幅測定結果が目標線幅より大きい場合には、現像処理においてウェハの外周部に供給する現像液の供給量を増加させ、当該現像液の供給量を補正する（ステップＳ４）。外周部の線幅測定結果が目標線幅より小さい場合には、現像処理後においてウェハの外周部に処理液を供給させ、当該処理液の供給量を設定する（ステップＳ５）。ウェハにフォトリソグラフィー処理を行い、レジストパターンを形成する（ステップＳ６）。ウェハにエッチング処理を行い、被処理膜に所定のパターンを形成する（ステップＳ７）。 （もっと読む）

【課題】Ａｕ系微細金属配線を線幅制御性良く形成することを可能とする半導体装置の製造方法を提供すること。
【解決手段】基板１上の絶縁膜２の上にＡｕを主材料とする金属配線層３を形成し、金属配線層３上にマスク用Ｗ層４を形成し、マスク用Ｗ層４上にレジスト層を形成してこのレジスト層をパターニングし、パターニングされたレジスト層５をマスクとしてマスク用Ｗ層４を反応性イオンエッチング法によりパターニングし、パターニングされたマスク用Ｗ層４をマスクとして金属配線層３を、アルゴンと酸素の混合ガスを用いる反応性イオンエッチング法により選択的に除去した後、マスク用Ｗ層４を反応性イオンエッチング法により除去することによってＡｕ系金属配線を形成する金属配線形成工程を備えることを特徴とする半導体装置の製造方法を構成する。 （もっと読む）

【課題】基板にエッチング処理だけでなく電子を用いた処理を施すことができるプラズマ処理方法を提供する。
【解決手段】プラズマ処理装置１０は、ウエハＷを収容し且つプラズマが発生するチャンバ１１と、該チャンバ１１内に配置されてウエハＷを載置し、且つプラズマ引き込み用の高周波電圧が印加されるサセプタ１２と、チャンバ１１内においてサセプタ１２と対向するように配置され、且つ負の直流電圧が印加される上部電極３３とを備え、プラズマ処理装置１０では、上部電極３３に負の直流電圧が印加される間、サセプタ１２へのプラズマ引き込み用の高周波電圧の印加の所定時間に亘る継続と、サセプタ１２へのプラズマ引き込み用の高周波電圧の印加の停止とが繰り返される。 （もっと読む）

【課題】マスク層としての酸化膜層に対するシリコン層のエッチングにおける選択比を向上させることができる基板処理方法を提供する。
【解決手段】マスク層としてのＳｉＯ_２層６２と、処理対象層としてのシリコン層６１を有するウエハＷをプロセスモジュール２５のチャンバ４２内に搬入し、ＮＦ_３ガス、ＨＢｒガス、Ｏ_２ガス及びＳｉＣｌ_４ガスの混合ガスから生成されたプラズマによってＳｉＯ_２層６２表面にデポ６５を堆積させてマスク層としての層厚を確保しつつシリコン層６１をエッチングする。 （もっと読む）

【課題】 低誘電率膜(Low-k膜、例えばSiOCH)において、膜ダメージを発生せず、高選択比で高精度なエッチングを実現可能な処理条件を提供する。
【解決手段】 BARCエッチングステップにてパターン寸法よりも溝又は孔を細く加工し、N_２またはO_２を含む高マスク選択比条件にてエッチングを行う。その後N_２またはO_２を含まず、ウエハに印加するバイアス出力を低下させて等方的なエッチングを行う、又はパターン寸法よりも溝又は孔をやや細く加工するN_２またはO_２を含む高マスク選択比条件と、N_２またはO_２を含まず、ウエハに印加するバイアス出力を低下させて等方的なエッチングを周期的に行う。 （もっと読む）

【課題】本発明は、半導体装置の製造方法等に関し、ハードマスクを用いることなくエッチング加工が可能となる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜及び素子分離膜２の上にゲート電極３を形成する工程と、第１の層間絶縁膜４を形成する工程と、第１のＡｌ合金膜からなるＡｌ合金配線５を形成する工程と、第２の層間絶縁膜６を形成する工程と、第２のＡｌ合金膜７ａを形成する。次いで、第２のＡｌ合金膜７ａ上にレジストパターン８ａを形成する工程と、レジストパターン８ａにフロロカーボン系ガスを用いたプラズマ処理を行うことにより、レジストパターンの表面に硬化層８ｂを形成する工程と、硬化層８ｂが表面に形成されたレジストパターンをマスクとして異方性エッチングを行うことにより第２のＡｌ合金膜７ａを加工する工程と、を具備することを特徴とする。 （もっと読む）

【課題】デュアルダマシン法による解像限界以下の溝（トレンチ）及び凹部（孔又はビア）のパターンをＣＤ値を高精度に形成することができる半導体装置の製造方法を提供する。
【解決手段】被エッチング層上に、第１のハードマスク膜と、第２のハードマスク膜とを成膜する成膜工程Ｓ１１と、第１のピッチを有し、第２のハードマスク膜よりなるパターンであって、溝のパターンを形成する際のエッチングマスクとなる溝形成用マスクパターンを形成するための第１の溝形成用マスクパターン形成工程Ｓ１２〜Ｓ１４と、第４のピッチで設けられた開口部を有する第２のレジスト膜と、第２のレジスト膜の開口部と連通し、第２のレジスト膜の開口部の寸法より小さい寸法の開口部を有する第１の有機膜とよりなる第２レジストパターンを用いて、第１のハードマスク膜をエッチングする第１の凹部形成用マスクパターン形成工程Ｓ１５〜Ｓ１８とを有することを特徴とする。 （もっと読む）

【課題】半導体ウェーハとその上に形成される膜との密着性を向上させる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体ウェーハ１０上に下地膜１３を形成する工程と、半導体ウェーハ１０と下地膜１３との間にそれら両者の反応層１４を形成するベーク処理を行う工程と、下地膜１３を除去して反応層１４のみを半導体ウェーハ１０上に残すウェット処理を行う工程と、反応層１４上にレジスト膜１５を形成する工程と、レジスト膜１５に対する選択的露光及び現像を行いレジスト膜１５を選択的に除去しレジスト膜１５をパターニングする工程と、パターニングされたレジスト膜１５をマスクにして半導体ウェーハ１０に対する処理を行う工程と、を備えている。 （もっと読む）

【課題】パターニングされた被エッチング膜のシリサイド化を簡便に行うことのできる半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、ポリシリコン膜２１上にＳｉＯ_２ 膜２２をパターンニングし、ＳｉＯ_２ 膜２２を覆うようにポリシリコン膜２３を堆積した後、ＳｉＯ_２ 膜２２の側壁部分にポリシリコン電極２３ａを形成する。次いで、ＳｉＯ_２ 膜２２を除去した後、堆積したＳｉＯ_２ 膜２４をエッチバックして電極２３ａの側壁部にＳｉＯ_２ からなるサイドウォール２４ａを形成する。次いで、サイドウォール２４ａの間にポリシリコンを埋め込むことによってポリシリコン電極２３ｂを形成し、サイドウォール２４ａを除去して、ポリシリコン膜２１およびポリシリコン電極２３ａ，２３ｂをエッチバックすることでポリシリコン膜２１をパターンニングする。 （もっと読む）

【課題】光取り出し効率向上が図られた半導体発光装置の新規な製造方法を提供する。
【解決手段】半導体発光装置の製造方法は、半導体発光素子構造を含む加工対象部材を準備する工程と、加工対象部材上にフォトレジストを形成する工程と、フォトレジストを露光する工程と、フォトレジストを現像して、レジストパターンを形成する工程と、レジストパターンの上から加工対象部材をエッチングする工程とを有し、露光工程は、複数の透光部が遮光部を隔てて格子状に配置されたマスクを介してフォトレジストを露光し、フォトレジスト上の光強度分布が、透光部の下に第１のピークを持つとともに、遮光部の下にも第２のピークを持つように透光部を透過した光を回折させる工程を含む。 （もっと読む）

【課題】半導体装置に含まれる半導体基板と当該半導体基板に形成される貫通孔（ＴＳＶ）を含む配線との間の絶縁性を良好に保つことができる半導体装置の製造方法を提供する。
【解決手段】
貫通孔の内壁に形成された絶縁膜の開口底部に対応する部分を除く部分をエッチングレジストで被膜し、当該エッチングレジストをマスクとしたエッチングにより当該絶縁膜を除去して電極パッドを露出させた後、導電層を形成して配線する。 （もっと読む）

【課題】各基板の堆積処理を行う際に各基板ごとに堆積量のばらつきを従来以上の高精度で抑える。
【解決手段】処理室内を減圧し，所定のガスを導入してプラズマを生起してウエハ上に薄膜を堆積させる堆積処理を実行しながら，モニタ用の窓部を介して処理室内に光を照射し，窓部からの反射光を受光してその反射光強度を監視するステップ（Ｓ１１０）と，堆積処理中の反射光強度の時間変化率を測定し（Ｓ１２０），その測定値に応じて堆積処理の終了時間を算出するステップ（Ｓ１３０）と，終了時間を終点として堆積処理を終了させるステップ（Ｓ１４０）とを有する。 （もっと読む）

【課題】高アスペクト比を有する多結晶シリコン膜のエッチング加工において、加工性の向上を図る。
【解決手段】シリコン基板１の上面にゲート絶縁膜４が形成され、その上面に多結晶シリコン膜５、７、電極間絶縁膜６などからなるゲート電極の積層膜からなる加工対象膜が形成されている。この上面に、ハードマスクとして機能するシリコン窒化膜８、酸化アルミニウム膜９が積層される。従来相当のシリコン窒化膜１０が単層の構成のハードマスクに比べ、ハードマスクを薄くすることができる。これによって、リソグラフィのパターン幅Ａに対して最終加工幅Ｃ１はＣ２に対して小さくすることができ、加工変換差を小さくすることができる。 （もっと読む）

【課題】形成された被加工材のパターンの形成履歴を判別することが可能なマスクパターンの形成方法および半導体装置の製造方法を提供すること。
【解決手段】下地領域上の第１のラインアンドスペースパターンのライン部の長側壁に側壁パターンを形成し、第１のラインアンドスペースパターンのライン部の一部を覆って保護する保護パターンを第１のラインアンドスペースパターン上に形成し、保護パターンをマスクに用いて第１のラインアンドスペースパターンのライン部をウェットエッチング除去して、第１のラインアンドスペースパターンのライン部を残存させた残存パターン部と、第１のラインアンドスペースパターンのライン部が除去された領域である第１のスペース部と、第１のラインアンドスペースパターンのスペース部を介して隣接する側壁パターン間の領域である第２のスペース部と、により構成される第２のラインアンドスペースパターンを形成する。 （もっと読む）

【課題】２回目の露光工程を必要とせずに、露光限界よりも細い微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び製造装置を提供する。
【解決手段】マスクとなるパターンを形成する方法であって、第１パターン１０５を形成する工程と、第１パターン１０５の幅をトリミングする工程と、境界層１０６を第１パターン１０５の表面に成膜する工程と、境界層１０６の表面に第２マスク材層１０７を形成する工程と、境界層１０６の頂部が露出するように第２マスク材層１０７の一部を除去する工程と、境界層１０６をエッチングして第１パターン１０５を露出させるとともに、第２マスク材層１０７を上部に有する第２パターンを形成する工程とを具備している。 （もっと読む）

【課題】粒子が重なり合うことなく単層配列で存在し、被処理物が大面積であっても品質にバラツキが生じ難く、且つ高速に凹凸加工を施すことができ、量産性及び低コスト化に優れた表面処理用マスク及びその製造方法、表面処理方法並びに当該表面処理方法により処理された基板を持つ光学デバイスを提供すること。また、粒子が重なり合うことなく単層配列して存在した粒子含有フィルム及びその製造方法を提供すること。
【解決手段】フィルムマスクを被処理物表面に配置した後、エッチング処理を施して、被処理物の表面に凹凸を形成するエッチングする表面処理方法に利用される、表面処理用マスクとしてのフィルムマスクを、基材上に結着剤及びゲル化剤を含む第１塗布層と粒子を含む第２塗布層とをこの順で略同時に塗布形成し、前記第１塗布層をゲル化させた後、前記第１塗布層及び前記第２塗布層を乾燥させて、前記フィルムマスクを形成する。 （もっと読む）