説明

Fターム[5F004AA04]の内容

半導体のドライエッチング (64,834) | 目的 (7,312) | 選択性の向上 (1,192) | エッチングマスクの改良 (327)

Fターム[5F004AA04]に分類される特許

141 - 160 / 327


【課題】高精度なドライエッチングを行うことができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、開口幅が小さい密集した複数の開口からなる密集パターンと、開口幅が前記密集パターンの前記開口幅よりも大きい開口からなる幅広パターンとを有し、前記幅広パターンの開口側の角度が180度未満の角近傍に切欠部を設けたレジスト膜を、エッチング対象上に形成する工程と、前記レジスト膜をマスクとして用いて前記エッチング対象に対しドライエッチングを行い、前記レジスト膜の前記密集パターン及び前記幅広パターンを転写する工程とを含む。 (もっと読む)


【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板1上に第1アモルファスカーボン膜24を形成する工程と、第1アモルファスカーボン膜24上にBPSG膜13を形成する工程と、BPSG膜13上に第2アモルファスカーボン膜16を形成する工程と、第2アモルファスカーボン膜16をパターニングし、第2アモルファスカーボン膜16をハードマスクとしてBPSG膜13を第1アモルファスカーボン膜24が露出するまでエッチングする工程と、露出した第1アモルファスカーボン膜24および第2アモルファスカーボン膜16をアッシングする工程とを備える。第1アモルファスカーボン膜24がエッチングストッパ層として作用する。よってシリコン基板1がオーバーエッチングによりダメージを受けることが防止される。 (もっと読む)


【課題】エッチング時におけるレジスト残りを防止することでコスト低減を実現した、パターン形成方法、コンタクトホールの形成方法、及び電気光学装置の製造方法を提供する。
【解決手段】基材1上に形成された膜2上に金属膜3を形成し、金属膜3上にレジストマスク4を形成し、レジストマスク4を用いて金属膜3をドライエッチングして金属マスク4を形成する。この金属マスク4を用いて膜をドライエッチングしてパターニングし、金属マスク4を除去するパターン形成方法である。 (もっと読む)


【課題】エッチング時におけるホール径が小さく、アスペクト比が高い場合においても、テーパ角を良好にコントロール可能なコンタクトホールの形成方法、パターン形成方法、及び電気光学装置の製造方法を提供する。
【解決手段】基材1上に形成された膜2上に金属膜3を形成する。そして、金属膜3上にレジストマスク4を形成する。このレジストマスク4を用い、金属膜3をドライエッチングするとともに、ドライエッチングによるレジストマスク4の後退量を制御して、開口側面5aが膜に対して第1の傾斜角度を有する金属マスク5を形成する。第1の傾斜角度を有する金属マスク5を用いて膜をドライエッチングすることで、基材1の表面に形成された導電部6を露出させるとともに、開口側面5aが導電部6に対して第1の傾斜角度に応じた第2の傾斜角度を有する孔を形成する。そして、金属マスク5を除去するコンタクトホールの形成方法である。 (もっと読む)


【課題】エッチング加工用マスクを基板の表面に形成する回数を削減する。
【解決手段】基板10と、基板10の表面10pに形成されたGND部12と、基板10の裏面に形成された導電層14(例えば、Ni)と、基板10および導電層14を貫通する貫通孔14a、10cと、貫通孔14a、10cの内面ISと導電層14の表面14pを覆う導電性部材16とを備えた接地部付き基板1であって、導電層14のエッチングレートは、基板10のエッチングレートよりも小さく、導電層14の裏面14qが、導電層14の表面14pと対向し、基板10の裏面に接している。 (もっと読む)


【課題】難エッチング材を含む部材であっても、簡便に、かつ、良好な形状にパターニングすることができるドライエッチングによるパターニング方法及びインクジェットヘッドの製造方法を提供する。
【解決手段】被エッチング部材のドライエッチングを施す面に感光性樹脂のマスク24aを形成した後、撥水処理28を施す。撥水処理後、感光性樹脂のマスクをポストベークする。次いで、感光性樹脂のマスクを介してドライエッチングを施すことにより被エッチング部材をパターニングする。被エッチング部材としては、磁性体材料、強誘電体材料、及び貴金属の少なくとも一種を含む膜を有するものを好適に用いることができる。 (もっと読む)


【課題】隣接するマスクパターンが揃った状態に形成できるマスクパターンを提供する。
【解決手段】下地層のシリコン酸化膜7上にマスク用の多結晶シリコン膜8を形成する。その上にシリコン酸化膜9を成膜し、リソグラフィ処理でラインパターン9aに加工し、シリコン窒化膜を膜厚dで形成しスペーサ加工する。スペース領域にシリコン酸化膜12aを埋め込み、シリコン窒化膜を除去して間隔dの空隙部を形成する。ラインパターン9a、12aを利用してRIE加工して多結晶シリコン膜8をエッチングし、さらにCDE加工で横方向にwだけエッチングする。ラインパターン9a、12aを除去すると幅寸法Aのラインパターン8aを間隔Bを存したパターンを得ることができる。 (もっと読む)


【課題】空洞を有する被エッチング部材上にテーパー形状の側面を有するマスクを容易に形成して良好にパターニングを行うことができるドライエッチングによるパターニング方法及びそれに用いるモールド並びにインクジェットヘッドの製造方法を提供する。
【解決手段】空洞13を有する被エッチング部材10のドライエッチングを施す面に光硬化性樹脂24を付与し、被エッチング部材上に形成すべきテーパー形状の側面を有するマスク24aに対応したパターンを有するモールド50を光硬化性樹脂に押し付ける。光硬化性樹脂に光を照射して硬化させた後、モールドを引き離すことにより、被エッチング部材上にモールドのパターンが反映されたテーパー形状の側面を有するマスクを形成する。マスクを介してドライエッチングを施すことにより被エッチング部材をパターニングした後、マスクを除去する。 (もっと読む)


【課題】2回目の露光工程を必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】エッチングするマスクとなるパターンを形成するパターン形成方法であって、フォトレジストからなる第1パターン105を形成する工程と、境界層106を第1パターン105の側壁部及び頂部に形成する工程と、第2マスク材層107を、境界層106の表面を覆うように形成する工程と、境界層106の頂部が露出するように第2マスク材層107の一部を除去する工程と、境界層106をエッチングして除去して第2マスク材層107からなる第2パターンを形成する工程と、第1パターン105及び第2パターンの幅を減少させて所定幅とするトリミング工程とを具備している。 (もっと読む)


【課題】シリコン酸化膜に、プラズマエッチングすることにより、微細径、高アスペクト比のコンタクトホールを、略垂直でネッキングやボーイングの少ない良好な形状で形成することができるプラズマエッチング方法を提供する。
【解決手段】シリコン酸化膜を、マスクを介して、処理ガスを用いてプラズマエッチングするプラズマエッチング方法であって、前記処理ガスが、式(1):CxHyFz〔式中、xは3〜6のいずれかの整数を表し、yは1〜4のいずれかの整数を表し、zは正の整数を表し、かつ、(y+z)は2x以下である。〕で表されるフッ素化炭化水素およびパーフルオロカーボンガスを含むことを特徴とするプラズマエッチング方法である。 (もっと読む)


【課題】炭素系ハードマスクの形成において、垂直形状に優れたパターンを形成することができる炭素系ハードマスクの形成方法を提供する。
【解決手段】処理ガスが、式(1):CxHyFz〔式中、xは3〜6のいずれかの整数を表し、yは1〜4のいずれかの整数を表し、zは正の整数を表し、かつ、(y+z)は2x以下である。〕で表されるフッ素化炭化水素を含むことを特徴とするハードマスク形成方法。 (もっと読む)


【課題】アンダーカットの発生を抑制することができるとともに、従来に比べて高速に単結晶シリコンをエッチングすることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】単結晶シリコン層101を、単結晶シリコン層101の上部に形成され所定のパターンにパターニングされたフォトレジスト層102を介して処理ガスのプラズマによりエッチングする際に、単結晶シリコン層101のエッチングを行うプラズマエッチング工程を開始する前に、カーボンを含んだガス例えばCF系ガスのプラズマを用いてフォトレジスト層102の側壁部に保護膜103を形成する保護膜形成工程を行う。 (もっと読む)


一又は複数のナノ構造の作成方法が開示されており、当該方法は:基板の上部表面上に導電層を形成すること;導電層上に触媒のパターン層を形成すること;触媒層上に一又は複数のナノ構造を成長させること;及び一又は複数のナノ構造の間及び周囲の導電層を選択的に除去することを含んでなる。デバイスもまた開示されており、該デバイスは、基板、ここで基板は一又は複数の絶縁領域によって隔てられた一又は複数の露出金属島を含んでなる;一又は複数の露出金属島又は絶縁領域の少なくともいくつかを覆う基板上に配された導電性補助層;導電性補助層上に配された触媒層;及び触媒層上に配された一又は複数のナノ構造を含んでなる。 (もっと読む)


【課題】ダミーパターンを配置することなく、導電体膜に対するプラズマエッチング時における導電体膜を残す領域への電荷の集中を防止する。
【解決手段】シリコン基板1上にノンドープトポリシリコン膜7を形成する(a)。ゲート領域11a及び周辺領域11bにN型ポリシリコン膜7aを形成する(b,c)。プラズマエッチングにより、ポリシリコン膜7,7aを除去してゲート17を形成する。ノンドープトポリシリコン膜7はN型ポリシリコン膜7aに比べてエッチングレートが小さいので、周辺領域11bのN型ポリシリコン膜7aの除去が完了した時点で低エッチングレート領域11cにノンドープトポリシリコン膜7が残存しており、プラズマエッチング処理によって発生した正電荷23はゲート17とノンドープトポリシリコン膜7に分散される(d)。エッチング処理を継続して領域11cのノンドープトポリシリコン膜7を除去する(e)。 (もっと読む)


【課題】耐圧性が高い電界効果トランジスタおよびその製造方法を提供すること。
【解決手段】MOS構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された、リセス部を有する半導体動作層と、前記リセス部を含む前記半導体動作層上に形成された絶縁膜と、前記リセス部における前記絶縁膜上に形成されたゲート電極と、前記半導体動作層上に前記リセス部を挟んで形成され、前記半導体動作層に電気的に接続されたソース電極およびドレイン電極と、を備え、前記リセス部が前記半導体動作層に対して傾斜して立ち上がっている側壁部を有する。 (もっと読む)


【課題】配線幅の異なる複数の配線層の間隔を小さくする。
【解決手段】半導体装置は、基板上の任意のレベル層に設けられ、かつ露光技術の解像限界より小さい配線幅及び間隔を有するパターンで形成された複数の第1の配線層12と、同一レベル層内で複数の第1の配線層13の間に設けられ、かつ第1の配線層13より大きい配線幅を有する第2の配線層14とを含む。第1の配線層12と第2の配線層13との間隔は、第1の配線層13の間隔と同じである。 (もっと読む)


【課題】トレンチの上部と下部とで形状を変えたトレンチを形成できるドライエッチング方法を提供する。
【解決手段】基体の凹部の内面に第1の保護膜を形成し、第1のバイアス電力を用いて第1のエッチングを行った後、前記第1のバイアス電力よりも低い第2のバイアス電力を用いて第2のエッチングを行うことにより、前記第1の保護膜のうち前記凹部の底面の部分を除去して前記基体をエッチングする第1のサイクルを複数回繰り返す第1の加工と、前記凹部の内面に第2の保護膜を形成し、第3のバイアス電力を用いて第3のエッチングを行った後、前記第3のバイアス電力よりも低い第4のバイアス電力を用いて第4のエッチングを行うことにより、前記第2の保護膜のうち前記凹部の底面の部分を除去して前記基体をエッチングする第2のサイクルを複数回繰り返す第2の加工と、の間に、前記凹部の内面に、第3の保護膜を形成すること。 (もっと読む)


【課題】CVDを使用することなく、被覆されたパターンを形成することが可能な被覆パターン形成方法およびこれを利用してより高密度なパターンを形成するパターン形成方法を提供する。
【解決手段】パターン2を有する熱伝導性基板1に熱重合性組成物を塗布して塗膜3を形成したのち、ベークおよび現像をして被覆パターン7を形成する。このようにして形成された被覆パターン上に無機性組成物膜を形成したのち、エッチングすることによって、より高密度なパターンを形成することができる。 (もっと読む)


【課題】微小パターン形成後にマスクを剥離することのできるパターン形成方法を提供する。
【解決手段】本発明の実施の形態によるパターン形成方法は、被処理体上に、第1のC含有膜と、並列配置された所定の方向に長手方向を有する第1の無機層のパターンと、を積層する工程と、前記第1のC含有膜および前記第1の無機層のパターン上に、第2のC含有膜と、少なくとも一部が並列配置されて前記第1の無機層のパターンと交差する第2の無機層のパターンと、を積層する工程と、前記第1および第2のC含有膜の、前記第1および第2の無機層のパターンの少なくとも一方の略直下以外に位置する領域をエッチングにより除去し、前記第1および第2の無機層のパターンならびにエッチング加工された前記第1および第2のC含有膜を含むエッチングマスクを形成する工程と、前記エッチングマスクを用いて前記被処理体にエッチングを施し、前記被処理体のパターンを形成する工程と、を含む。 (もっと読む)


【課題】反射防止層をエッチングする際、または反射防止層およびエッチング対象層をエッチングする際に、ArFフォトレジストまたはF2フォトレジストからなるフォトレジスト層の耐プラズマ性を高く維持することができるプラズマ処理方法を提供すること。
【解決手段】エッチング対象層161と、このエッチング対象層161を覆う有機反射防止層162と、有機反射防止層162を覆う開口パターン163aが形成されたArFフォトレジスト層163とを有する被処理体Wを処理容器内に配置する工程と、この処理容器内にエッチングガスとしてHを導入する工程と、このエッチングガスをプラズマ化し、ArFフォトレジスト層163の開口パターン163aを通して有機反射防止層162をエッチングしつつ、ArFフォトレジスト層163の表面にSi−CやSi−O等を含む耐プラズマ性の高い保護層163bを形成する工程とを備える。 (もっと読む)


141 - 160 / 327