処理ツールからの流出物を緩和するための方法及びシステムが提供される。本発明は、１つ以上の処理ツールと、１つ以上のアベートメントシステムと、上記１つ以上の処理ツールと上記１つ以上のアベートメントシステムとの間に流出物流体連通を確立するように適応されたインターフェースマニホルドと、を含み、上記インターフェースマニホルドは、制御信号に応答して、上記１つ以上の処理ツールの間から上記１つ以上のアベートメントシステムへと１つ以上の流出物を選択的に向けるように構成されている。種々な他の態様も提供される。 （もっと読む）

【課題】既存のリソグラフィ−技術よりも小さい寸法を有した様々な形状のパターンが形成できるようにする。
【解決手段】ガイドパターン７０２が形成された中性層８０１上に、例えば２種類のブロック鎖Ａ及びブロック鎖Ｂから構成されたブロック共重合体（ジブロック共重合体）よりなるブロック共重合体薄膜７０３を形成する。中性層８０１は、表面自由エネルギーが、用いるブロック共重合体の各ブロック鎖の表面自由エネルギ−の範囲内に存在する材料から構成する。また、ブロック鎖Ｂは、ガイドパターン７０２の表面への親和性が高く、ブロック共重合体薄膜７０３をミクロ相分離させた場合、ブロック鎖Ｂが選択的にガイドパターン７０２の表面に接触するものとする。 （もっと読む）

【課題】ポリパッド処理を行うことなく、ストレージノードコンタクトプラグとランディングプラグ分離膜との間のオーバーラップマージンを確保し、かつ、ストレージノードコンタクトホールをエッチングする際のランディングプラグ分離膜のエッチング損失の防止に適した半導体素子のコンタクトプラグの製造方法を提供する。
【解決手段】ランディングプラグ２３が形成された半導体基板２１上に絶縁膜２９Ａを形成するステップと、絶縁膜２９Ａの所定領域上に非晶質カーボンハードマスク３０Ａを形成するステップと、ハードマスク３０Ａをエッチングバリアにして絶縁膜２９Ａをエッチングしてランディングプラグ２３を露出させるストレージノードコンタクトホール３３を形成するステップと、コンタクトホール３３に導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップとを含む。 （もっと読む）

【課題】コンタクトホールのサイズの安定した減少を実現でき、素子の信頼性を向上させるフラッシュメモリ素子の製造方法を提供する。
【解決手段】半導体基板１０１上に層間絶縁膜１０５とハードマスク膜パターン１０６ａを形成し、それらの表面を覆うようにしてスペーサ膜１０９を形成する。第１のエッチング工程で層間絶縁膜１０５にコンタクトホール（図４中の符号２００）を形成し、スペーサ膜１０９も第１のエッチング工程にて除去し、ハードマスク膜パターン１０６ａを除去するための第２のエッチング工程を実施する。それにより、コンタクトホールのサイズを減少させる必要がある場合、あるいは隣り合うコンタクトホールどうしの間隔スペースを減少させる必要がある工程にあって、リソグラフィ工程の限界を克服しつつ、コンタクトホールのサイズを安定して減少させ、ブリッジの発生を抑えて素子の信頼性を高める。 （もっと読む）

【課題】低誘電率膜の吸湿性に起因するドライエッチング加工の不均一性を改善することのできる技術を提供する。
【解決手段】レジストパターンをマスクとしたドライエッチングにより被処理体５２である低誘電率材料からなる絶縁膜を加工する際、エッチング装置５０の真空チャンバ５１内へ導入される各種ガスに３ｓｃｃｍの流量で水蒸気を添加することにより、低誘電率材料からなる絶縁膜から脱離する水蒸気の量に依存した、その絶縁膜のエッチング特性の変動を抑制する。 （もっと読む）

【課題】ゲート電極の下地側に不純物イオンが入り込むことを防止し、ゲート絶縁膜との界面側に適正な濃度の不純物イオンを有するドーピング層を備えたゲート電極を形成する半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、半導体基板１上にゲート絶縁膜２を介してポリシリコンからなるゲート電極膜３を形成する。次に、エッチングにより、ゲート電極膜３を加工して、逆テーパー形状のゲート電極３’を形成する。次いで、イオン注入法によって、不純物イオンがゲート絶縁膜２との界面に到達しないように、ゲート電極３’中に不純物イオンを導入する。続いて、ゲート電極３’上に金属膜１０を形成し、熱処理を行うことで、ゲート電極３’をフルシリサイド化し、フルシリサイド化されたゲート電極３''のゲート絶縁膜２との界面側にドーピング層３ａ''を形成する。その後、未反応の金属膜１０を除去する半導体装置の製造方法および半導体装置である。 （もっと読む）

【課題】 ＬＷＲを低減させることで所望のパターンを基板上に形成可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板２１上に第１被エッチング膜２２及びパターニングされたフォトレジスト膜２３を形成後、フォトレジスト膜２３の側壁にフルオロカーボン系堆積物２４を付着させる。このとき、レジスト膜凸部２３ｂと比べてレジスト膜凸部２３ａに対してより厚く堆積物２３が付着される。その後、付着された堆積物２４を軽度にエッチングする。このとき、凹部に付着された堆積物２４ａと比べて凸部に付着された堆積物２４ａに対してエッチングが強く進行する。これによって、フォトレジスト膜の凹部が堆積物で補われるとともに、凸部に付着する堆積物を最小限にすることができるため、従来方法よりもＬＷＲを大きく低減させることができる。 （もっと読む）

【課題】長期間安定して被処理対象の試料を微細加工処理でき、かつエッチングレートの均一性にも考慮したプラズマ処理装置を提供する。
【解決手段】処理室２００内に配置された保持ステージ２０９を保護するサセプタ２３６を具備し、プラズマを発生して保持ステージに載置されたウエハをプラズマ処理するプラズマ処理装置において、サセプタは少なくともウエハ端部の直下に位置する表面、又はプラズマと接する表面を酸素を含まない成分とした耐プラズマ性材料、例えばYF3等の希土類元素のフッ化物、又はこれらの混合材で被覆する。 （もっと読む）

【課題】ウェハ周縁部に相対してウェハ中央部でのガス滞留時間が短くなるのを防ぎ、エッチング速度又はエッチングプロファイルの均一なエッチング方法及び装置を提供する。
【解決手段】複数の同心円状ガス噴射区域を備えた処理領域上に横たわる天井電極１１０を有するプラズマ反応装置内で行われる。本プラズマエッチング処理は、異なるガス噴射区域を通して異なる化学種組成の処理ガスを噴射して、複数のガス噴射区域間に化学種を分布することを含む。処理ガスは、高エッチング速度を促進するフッ素リッチ重合エッチングガス、高重合体堆積速度を促進する炭素リッチ重合エッチングガス、重合体堆積速度を遅延させる重合体管理ガス（例えば、酸素又は窒素）、エッチングプロファイルの先細りを軽減する不活性希釈ガスを含む。 （もっと読む）

【課題】疎パターン領域と密パターン領域を有する半導体の製造方法において、再現性良く疎パターンと密パターン寸法の独立制御を可能とし、各パターンの露光完の寸法及びゲート電極寸法の長期変動を抑制する。
【解決手段】マスクパターンが疎に形成された領域と密に形成された領域とを有する半導体基板上に積層膜を成膜する成膜工程とマスクパターンを形成するリソグラフィ工程Ｓ１と装置内の堆積物を除去するクリーニング工程Ｓ１１Ｃとマスクパターンを細線化するトリミング工程Ｓ３とマスクパターンを積層膜に転写するドライエッチング工程Ｓ４、Ｓ５から成る半導体製造方法において、トリミング工程Ｓ３の前もしくは後に、シーズニング工程Ｓ１１Ｓに続いて堆積ステップ工程Ｓ２を導入する。 （もっと読む）

エッチングプロセス、アッシングプロセス、又は湿式洗浄プロセスに続いて行われる、損傷を受けた誘電材料の除去方法が記載されている。乾式の非プラズマ除去プロセスが、特徴部位を形成した後に、前記特徴部位上に存在する損傷材料の薄い層を除去するように実施される。前記乾式の非プラズマ除去プロセスは、前記損傷材料の化学処理と、それに続いて行われる前記の化学処理された損傷材料の熱処理を含む。2つの工程である化学処理と熱処理は繰り返されて良い。

（もっと読む）

マイクロ電子デバイスの製造において使用される半導体処理システムのコンポーネントから残留物を洗浄するための方法および装置。残留物を効果的に除去するために、コンポーネントは、十分な時間の間および十分な条件下において、気相反応物質に接触させられて、残留物を少なくとも部分的に除去する。残留物とコンポーネントを構成する物質とが異なる場合には、気相反応物質は、残留物と選択的に反応し、イオン注入装置のコンポーネントを構成する物質とは最小限だけ反応する。残留物とコンポーネントを構成する物質とが同一である場合には、気相反応物質は、残留物およびコンポーネントパーツの両方と反応し得る。
（もっと読む）

半導体素子を形成する方法が提供される。本方法によれば、基板（２０３）を、第１ゲート構造（２０５）及び第２ゲート構造（２０７）が基板の上に配設されるように設ける。第１ストレッサ層（２１５）を基板の上に形成し、そして犠牲層（２１６）を第１ストレッサ層の上に形成する。第２ストレッサ層（２１９）を犠牲層の上に形成する。
（もっと読む）

【課題】無機の絶縁膜と、この絶縁膜の上に積層され、絶縁膜とは成分が異なる第１の犠牲膜と、絶縁膜に配線埋め込み用の溝部を生成するためのパターンが形成された無機の絶縁膜からなる第２の犠牲膜と、からなる被エッチング膜をエッチングしてホールを生成するにあたり、ストライエーションの発生が抑えられる半導体製造装置の製造方法を提供すること。
【解決手段】前記被エッチング膜の上層に配線埋め込み用のホールを生成するためのパターンが形成された、フォトレジストを含む有機膜と、を備えた基板について、前記有機膜の膜厚を前記絶縁膜、第１の犠牲膜及び第２の犠牲膜からなる被エッチング膜の膜厚よりも厚く設定し、ＣＦ4及びＣＨＦ3を含む混合ガスをプラズマ化し、そのプラズマにより前記被エッチング膜をエッチングする。 （もっと読む）

【課題】 十分な対マスク選択比とエッチングレートを確保しつつレジストをマスクとして積層膜中のシリコン層をエッチングできるプラズマエッチング方法を提供する。
【解決手段】 プラズマ処理装置１００の処理室内で、シリコンを主成分とするシリコン層と、該シリコン層より上層に、少なくとも酸化ケイ素膜、窒化ケイ素膜およびレジスト膜が積層形成された被処理体に対して、フルオロカーボンガス、ハイドロフルオロカーボンガス、希ガスおよびＯ_２ガスを含む処理ガスから生成されるプラズマを用い、レジスト膜をマスクとして窒化ケイ素膜、酸化ケイ素膜およびシリコン層を一括してエッチングする。 （もっと読む）

【課題】 腐食性ガス雰囲気中でプラズマエッチング加工をするために使われるチャンバー内のプラズマ雰囲気に曝される部位、部材ならびに部品の耐久性を向上させること、および腐食性ガス雰囲気中での、部材等の表面に形成した皮膜の耐プラズマエロージョン性を向上させること、さらに、高いプラズマ出力下においても、腐食生成物のパーティクルの発生を防ぐことのできるプラズマ処理装置およびそれを用いたプラズマ処理方法を提案すること。
【解決手段】 チャンバー内に収容した被処理体表面を、エッチング処理ガスプラズマによって加工するプラズマ処理装置において、このチャンバーのプラズマ生成雰囲気に曝される部位、このチャンバー内配設部材または部品の表面を、少なくとも、金属酸化物からなる多孔質層とその多孔質層上に形成された該金属酸化物の二次再結晶層とによって被覆する。 （もっと読む）

【課題】金属（特に配線箇所）の異方性プラズマエッチング工程において、何らかの事情により工程が中断された後に工程を再開しても、その加工形状を維持することができ、半導体装置の歩留まりを向上させることを目的とする。
【解決手段】腐食性ガスによる金属の異方性プラズマエッチング工程が中断された後に、前記プラズマエッチング工程を再開する場合において、前記金属を腐食させないガス雰囲気下において、プラズマを発生させた後に、前記プラズマエッチング工程を再開する。 （もっと読む）

【課題】 バリアメタル膜をスパッタエッチングしても、配線の信頼性を低下させない半導体装置の製造方法を提供する。
【解決手段】 半導体基板の上に、絶縁材料からなる層間絶縁膜を形成する。層間絶縁膜に、その底面まで達するビアホールを形成する。ビアホール内の下側の一部に、埋め込み部材を充填する。層間絶縁膜の厚さ方向の途中まで達し、平面視においてビアホールに連続する配線溝を形成する。このとき、層間絶縁膜のエッチングレートが埋め込み部材のエッチングレートよりも速い条件で、ビアホール内に残っている埋め込み部材の上面と、配線溝の底面との高さの差が、ビアホールの平面形状の最大寸法の１／２以下になるように配線溝を形成する。ビアホール内の埋め込み部材を除去する。ビアホール及び配線溝内に導電部材を充填する。 （もっと読む）

誘電性バリア層を誘電性バルク絶縁層に対して高い選択性でもってエッチングするための方法を提供する。一実施形態において、本方法は、誘電性バルク絶縁層を介してその一部が露出している誘電性バリア層を有する基板をリアクタ内に配置し、Ｈ_２ガス、フッ素含有ガス、少なくともインサートガスを含有するガス混合物をリアクタ内に流し、誘電性バリア層の露出部位を誘電性バルク絶縁層に対して選択的にエッチングすることを含む。
（もっと読む）

【課題】ＣＦ_x膜のプラズマエッチングにおけるマイクロトレンチの発生を従来に比べて抑制することのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供する。
【解決手段】半導体ウエハＷに形成されたＣＦ_x膜１０１を、エッチングガスのプラズマを発生させてプラズマエッチングするプラズマエッチング方法であって、エッチングガスとして、ＣＨ₄とＯ₂とを含む混合ガスを用いる。 （もっと読む）