【課題】微細化された半導体マスクを製造する方法を提供する。
【解決手段】最初に、一連のラインを含む犠牲マスクを有する半導体スタックが提供される２０２。犠牲マスクの一連のラインの側壁に近接するスペーサラインを有するスペーサマスクが形成される２０４。スペーサマスクはまた、スペーサライン間に介挿ラインも有している。最後に、犠牲マスクを除去して、スペーサマスクのみとする。介挿ラインを有するスペーサマスクは、犠牲マスクの一連のラインの頻度を３倍にする。 （もっと読む）

【課題】ドライエッチングによる樹脂膜のパターン形成方法において、高い選択比が得られる方法の提供。
【解決手段】ドライエッチングによる樹脂膜のパターン形成方法において、レジストとしてノボラック樹脂を用い、エッチングガスとしてハロゲン系ガスを用い、かつ、樹脂膜が含フッ素芳香族系樹脂を含む樹脂膜であることを特徴とするパターン形成方法。特にドライエッチングの圧力範囲が、１〜１００Ｐａであることが好ましい。また前記含フッ素芳香族系樹脂が、フッ素原子が芳香環に直接結合した分子構造を有する含フッ素ポリマーを含むことが好ましい。 （もっと読む）

【課題】アスペクト比が高い素子分離用溝に素子分離絶縁膜を確実に充填した状態で埋め込み形成する。
【解決手段】シリコン基板１にシリコン酸化膜５、多結晶シリコン膜６およびハードマスク材としてのシリコン窒化膜７を積層形成する。フォトリソグラフィ処理でレジストでマスクを形成し、ＲＩＥによりシリコン窒化膜７を加工してハードマスクを形成し、ハードマスクを利用して多結晶シリコン膜６、シリコン酸化膜５およびシリコン基板１をＲＩＥにより加工してトレンチ４を形成する。このとき、エッチング条件としてフロロカーボン系ガスを添加することで、底面部の端部を除いた中間部に凸部１ａを形成する。ＨＤＰ酸化膜８を埋め込むときにボイド発生を防止して埋め込みを確実に行なえ、絶縁耐圧も確保することができる。 （もっと読む）

【課題】プラズマ化の所要電力を小さくするとともに連続的な処理を可能にする。
【解決手段】被処理物Ｗを略大気圧下に配置する。処理流体源１からのガス（処理流体）を略大気圧より低い圧力のプラズマ化手段２０に導入して低圧下でプラズマ化する。プラズマ化後のガスを加圧手段３０で略大気圧に加圧し、供給部４０から略大気圧下の被処理物Ｗに接触させる。 （もっと読む）

プラズマ処理チャンバ内の基材を処理する方法が提供される。基材は、チャックの上方に配置され、エッジリングによって囲まれる。エッジリングは、チャックから電気的に絶縁される。方法は、第１のＲＦ電力をチャックに提供することを含む。また、方法は、エッジリングＲＦ電圧制御装置を提供することを含む。エッジリングＲＦ電圧制御装置は、エッジリングに結合されて第２のＲＦ電力をエッジリングに提供し、エッジリング電位を有するエッジリングをもたらす。方法は、さらに、基材を処理するためにプラズマ処理チャンバ内でプラズマを発生することを含む。基材を処理する間、エッジリングＲＦ電圧制御装置がエッジリング電位を基材のＤＣ電位に実質的に等しくせしめるように構成されて、基材は処理される。 （もっと読む）

【課題】半導体マスクを製造する方法が記載されている。
【解決手段】最初に、犠牲マスク及びスペーサマスクを有する半導体スタックが提供される。犠牲マスクは、一連のラインを含み、スペーサマスクは、一連のラインの側壁に近接するスペーサラインを有する。次に、スペーサマスクをトリミングする。最後に、犠牲マスクを除去して、トリミングされたスペーサマスクを与える。トリミングされたスペーサマスクは、犠牲マスクの一連のラインの頻度を２倍にする。 （もっと読む）

【課題】ホールパターンを高密度に形成するパターン形成方法を提供する。
【解決手段】被加工膜１上に複数の柱状の構造物を形成する工程と、複数の構造物に包囲された領域に窪み部が形成されるように、複数の構造物の側壁に側壁膜を形成する工程と、複数の構造物の上、及び窪み部の底部の側壁膜をエッチングして除去する工程と、側壁膜を残し、複数の構造物を選択的にエッチングする工程とを備える。 （もっと読む）

半導体デバイスの製造中に材料をパターン化するための方法は、どの工程が選ばれるかによって、対称なフォトマスクを用いて非対称な機構もしくは対称な機構のいずれかを選択的に形成する。製造される、結果として得られる機構は、パターン化材料の周囲に形成されるスペーサーを用いる。基材を除去するために一つの特定のエッチングが使用される場合、対称な機構が得られる。基材を除去するために二つの特定のエッチングが使用される場合、非対称な機構が得られる。
（もっと読む）

【課題】
システムが大型化し、しかも管理項目が増大してもメンテナンスがし易いメンテナンス画面を表示パネルに表示することが可能な基板処理装置、そのような基板処理装置のメンテナンス時における表示パネルの表示方法、プログラム及び記録媒体を提供する
【解決手段】
表示パネル３０１の第１の表示領域３１１ａに例えば処理室１４０Ｅ内の模式的な構造を表示すると共に複数の部位Ａ１〜部位Ａ８を部位ごとに異なる色で表示する。そして、表示パネル３０１の第２の表示領域３１１ｂには、例えば第１の高周波電源４０の電圧計、電流計などにより計測された複数のパラメータ値を複数の部位Ａ１〜部位Ａ８ごとに部位Ａ１〜部位Ａ８ごとの色に対応した色で列挙して表示している。 （もっと読む）

【課題】高アスペクト比のトレンチを形成でき、且つ、トレンチ壁面全面にわたってダメージ層を除去できる半導体装置の製造方法を提供する。
【解決手段】異方性ドライエッチングにより、シリコンを含む半導体基板にアスペクト比が１０以上のトレンチを形成するトレンチ形成工程と、異方性ドライエッチングによって半導体基板に生じたダメージ層を、等方性ドライエッチングにより除去する除去工程と、を有する半導体装置の製造方法であって、除去工程において、少なくとも炭素及びフッ素を含む第１ガスと、酸素からなる第２ガスとの少なくとも２種類のガスを用い、半導体基板の温度をトレンチの壁面全面にわたってダメージ層を除去できる温度にして、等方性ドライエッチングを実施する。 （もっと読む）

【課題】マイクロ波を導波させる導波管の両側でプラズマ処理を行うことができるようにする。
【解決手段】マイクロ波の腹の位置に対応して配置されたスリット１３ａ、１３ｂを導波管１２の両面にそれぞれ設け、ガス導入管１７ａ、１７ｂを介してチャンバ１１内にプロセスガスを導入し、マイクロ波を導波管１２内に導波させ、スリット１３ａ、１３ｂをそれぞれ介してマイクロ波を導波管１２の両側から放射させることにより、導波管１２の両側に表面波プラズマを発生させ、基板１８ａ、１８ｂのプラズマ処理を行う。 （もっと読む）

【課題】半導体処理に用いるハロゲン含有プラズマによる侵食に耐性のあるセラミック物品を提供する。
【解決手段】セラミック物品は、典型的に、少なくとも２つの相又は３つの相を有する多相のセラミックを含む。第１の実施形態において、セラミックは、モル濃度が約５０モル％〜約７５モル％の酸化イットリウム、モル濃度が約１０モル％〜約３０モル％の酸化ジルコニウム、及びモル濃度が約１０モル％〜約３０モル％の酸化アルミニウム、酸化ハフニウム、酸化スカンジウム、酸化ネオジム、酸化ニオブ、酸化サマリウム、酸化イッテルビウム、酸化エルビウム、酸化セリウム及びこれらの組み合わせからなる群より選択される少なくとも１つの他の成分から形成されている。 （もっと読む）

【課題】 従来無電極放電装置で用いられていた誘電体窓は、装置内部を減圧した状態で破損を引き起こした場合、誘電体窓の損失のみならず、処理装置全体に悪影響が及んでいた。本発明はかかる問題を解決し、誘電体窓が破壊されても処理装置全体に及ぼす影響を低減することが可能な誘電体窓を提供する。
【解決手段】 前記誘電体窓１０９は、２つ以上の誘電体板１１０、１１１と、各誘電体板の間に挟み込まれた樹脂層１１２とを張り合わせ、積層された構造を有する。 （もっと読む）

【課題】
大口径の試料について微細パターンの精密な加工が容易で、また、微細加工時の選択比も向上させたプラズマ処理装置及びプラズマ処理方法を提供する。
【解決手段】
真空処理室と、該真空処理室内で処理される試料を配置するための試料台と、高周波電源を含むプラズマ生成手段とを有するプラズマ処理装置であって、前記試料を静電吸着力によって前記試料台に保持する静電吸着手段と、前記試料にパルスバイアス電圧を印加するパルスバイアス印加手段とを備え、前記高周波電源として１０MHｚ〜５００MHｚの高周波電圧を印加するとともに、前記真空処理室を０．５〜４．０Ｐａに減圧するように構成されている。 （もっと読む）

【課題】半導体装置の製造方法に関し、ビアホールに於ける肩落ちを低減させる為、トレンチのエッチング加工途中でビアホールの側壁に保護膜を形成するのであるが、その形成工程段階を適切に選定することで、保護対象を有効に保護できるようにする。
【解決手段】低誘電率材料であるポーラスシリカからなる絶縁膜１４（無機膜）を用いてデュアルダマシン加工方法を実施する場合に於いて、トレンチ２４形成のエッチングを行なう際に発生するビアホール２３開口エッジの肩落ちを低減させる目的で成膜される側壁保護膜３１の被覆性を向上させる為、その成膜を前記エッチングの途中段階で実施する工程が含まれる。 （もっと読む）

【課題】エッチング工程において所望の形状の孔又は溝を形成できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に形成された絶縁膜に第１の孔と前記第１の孔よりもアスペクト比が低い第２の孔とを形成させる半導体装置の製造方法であって、前記絶縁膜のエッチングを行う第１のエッチング処理と、前記絶縁膜の表面に形成される堆積層の堆積速度が前記第１のエッチング処理よりも低い条件で前記絶縁膜のエッチングを行う第２のエッチング処理と、を行うことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】チタン窒化物等の金属窒化物をエッチングする方法及びシステムについて開示している。
【解決手段】そのエッチングの処理は、Ｃｌ_２、ＨＢｒ又はＢＣｌ_２等のハロゲン含有ガス、及び化学式Ｃ_ｘＨ_ｙＦ_ｚを有するフルオロカーボンガスであって、ｘ及びｚは１に等しいか又は１より大きく、ｙは０に等しいか又は０より大きい、フルオロカーボンガスを有する処理成分を導入する段階を有する。 （もっと読む）

【課題】シリコンから構成される導電パターンの下から上までの幅を均一化すること。
【解決手段】半導体基板１上に絶縁膜５を介して第１シリコン膜６を形成し、第１シリコン膜６に高濃度で一導電型不純物を導入し、第１シリコン膜６上に第２シリコン膜９を形成し、第２シリコン膜９上に所定パターンのマスク１０ｍを形成した後、マスク１０ｍから露出する領域で、第１シリコン膜６が露出しない深さまで第１条件により第２シリコン膜９をエッチングし、ついで第１条件に比べて半導体基板１の垂直方向へのエッチング成分の高い第２条件によって第２シリコン膜９の残りと第１シリコン膜６を絶縁膜５が露出しない深さまでエッチングし、さらに第２条件に比べて絶縁膜に対する第１シリコン膜６のエッチング選択比が大きな第３条件により第１シリコン膜６の残りをエッチングする工程とを有している。 （もっと読む）

【課題】 実用的な条件によって加工変質層を除去するＳｉＣ基板の製造方法を提供する。
【解決手段】 本発明のＳｉＣ基板１１は、実質的に平行な第１および第２の主面１１ａ、１１ｂを有し、第２の主面１１ｂのみが鏡面仕上げされており、反りが±５０μｍ以下であるＳｉＣ基板であって、第２の主面１１ｂの表面粗度Ｒａは１ｎｍ以下であり、第１の主面１１ａの加工変質層が除去されている。 （もっと読む）

【課題】基板または基板上部の層をエッチングする際の加工安定性を向上させる。
【解決手段】シリコン基板１０１の素子形成面の上部に接してＳｉＮ膜１２９を形成し、ＳｉＮ膜１２９を選択的に除去して開口部１１５を形成する。そして、開口部１１５が形成されたシリコン基板１０１の素子形成面をプラズマに曝し、開口部１１５を形成する工程で開口部１１５の側壁に付着した堆積物１１３を除去した後、ＳｉＮ膜１２９をマスクとしてシリコン基板１０１を選択的に除去して凹部を形成する。 （もっと読む）