本発明の基板作製方法は、基板上に隔置された第１のフィーチャー及び隔置された第２のフィーチャーを形成する工程を含む。隔置された第１のフィーチャー及び隔置された第２のフィーチャーは互いに交互になるとともに、互いに間隔があけられる。隔置された第２のフィーチャーの水平幅トリミングを行う間に、隔置された第２のフィーチャーの幅は、隔置された第１のフィーチャーのどの水平幅よりも大きく水平方向にトリミングされる。第２のフィーチャーを水平方向にトリミングした後に、スペーサーが、隔置された第１のフィーチャーの側壁上及び第２のフィーチャーの側壁上に形成される。スペーサーは、隔置された第１のフィーチャーの組成とも、隔置された第２のフィーチャーの組成とも異なる組成からなる。スペーサーを形成した後に、隔置された第１のフィーチャー及び隔置された第２のフィーチャーが基板から除去される。基板はスペーサーから構成されるマスクパターンを通して処理される。他の実施形態が開示されている。 （もっと読む）

【課題】
本発明は、プラズマ処理装置のクリーニング方法であり、プラズマ処理室表面を効率良く清浄化し、スループットを向上できるプラズマ処理装置のクリーニングの方法を提供する。また、クリーニング中にウエハを設置する電極表面がプラズマに曝されないので電極の劣化を防止することができる。更に、クリーニングと同時に被処理体である低誘電率膜（Ｌｏｗ−ｋ膜）上に形成されたレジストマスクを除去する方法を提供する。
【解決手段】
スループットを向上させる手法として、ＣｘＦｘ系ガスを用いてエッチングされた低誘電率膜（Ｌｏｗ−ｋ膜）を、そのまま下部電極に載置した状態でＣＯ₂ガスによりプラズマクリーニングを行い、プラズマ処理室表面に付着したデポ物を除去する。この時、同時にＬｏｗ−ｋ膜上にパターニングされたレジストマスクを除去できるため、処理時間の大幅な短縮化が可能となる。 （もっと読む）

【課題】パターン有機膜にシリコン酸化膜を成膜して微細パターンを形成する際に、レジストパターンをスリミング処理する工程を削減することができ、プロセスのコストを低減することができるマスクパターンの形成方法及び微細パターンの形成方法を提供する。
【解決手段】半導体基板上に、薄膜を形成する工程Ｓ１１と、薄膜上に、レジスト膜を形成する工程Ｓ１２と、フォトリソグラフィ技術を用いて、レジスト膜を、所定のピッチを有するレジストパターンに加工するパターン加工工程Ｓ１３と、レジストパターンの形状を加工する形状加工工程Ｓ１４と、ソースガスと酸素ラジカル又は前記酸素含有ガスとを供給し、形状加工工程により形状を加工されたレジストパターン及び薄膜上に、酸化膜を成膜する成膜工程Ｓ１５とを具備する。形状加工工程Ｓ１４と、成膜工程Ｓ１５とを、酸化膜を成膜する成膜装置内で連続して行う。 （もっと読む）

【課題】シリコン酸化膜に対して、高選択比にシリコン窒化膜をエッチングすることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、フルオロカーボンガスを含むエッチングガスを用いて、シリコン窒化膜５の上に設けられた層間絶縁膜６をドライエッチングする第一の工程と、第一の工程に引き続き、酸化性ガスを供給してプラズマを発生させて、サイドウォール４の上に設けられたシリコン窒化膜５をドライエッチングする第二の工程と、を含み、第二の工程は、フルオロカーボンガスを供給しないことを特徴とする。 （もっと読む）

【課題】表面処理装置のノズルを処理槽から分離可能とし、かつ、処理槽内のガスが処理槽の設置口の周縁部とノズルとの間を通って外部に漏れるのを防止する。
【解決手段】処理槽１０により、被処理物９の処理空間１９を囲む。ノズル２０を処理槽１０の設置口１３を介し処理空間１９に臨ませ、処理空間１９に処理ガスを供給する。ノズル２０を処理槽１０に対し分離可能又は移動可能にする。処理槽１０の設置口周縁部１４とノズル２０との間を環状のシール部材３０によって気密に塞ぐ。好ましくは、シール部材３０を、柔軟性及び伸縮性を有するシート状にし、設置口周縁部１４とノズル２０とで作る環状の空間１３ａに張り渡す。 （もっと読む）

【課題】被処理物を表面処理する処理槽から処理ガスが漏れるのを防止し、かつ処理空間での処理ガスの流れを安定化する。
【解決手段】被処理物９を搬送手段２０によって搬入開口１３から処理槽１０の内部に搬入し、処理空間１９に配置する。供給系３０から処理ガスを処理空間１９に供給し、被処理物９を表面処理する。その後、被処理物９を搬出開口１４から搬出する。排気系４０で処理槽１０の内部からガスを排出する。このガス排出によって外部のガスが開口１３，１４を通して処理槽１０の内部に流入する。この流入ガスの平均流速が、０．１ｍ／ｓｅｃ以上、かつ流入ガスが処理空間１９に達する大きさ未満になるよう設定する。 （もっと読む）

【課題】高アスペクト比を有する多結晶シリコン膜のエッチング加工において、加工性の向上を図る。
【解決手段】シリコン基板１の上面にゲート絶縁膜４が形成され、その上面に多結晶シリコン膜５、７、電極間絶縁膜６などからなるゲート電極の積層膜からなる加工対象膜が形成されている。この上面に、ハードマスクとして機能するシリコン窒化膜８、酸化アルミニウム膜９が積層される。従来相当のシリコン窒化膜１０が単層の構成のハードマスクに比べ、ハードマスクを薄くすることができる。これによって、リソグラフィのパターン幅Ａに対して最終加工幅Ｃ１はＣ２に対して小さくすることができ、加工変換差を小さくすることができる。 （もっと読む）

【課題】表面処理装置の通常運転時には排出ガスから処理ガス成分を回収する負荷を軽減し、異常発生時には安全性を確保する。
【解決手段】被処理物９を搬入開口１３から処理槽１０の内部に搬入し、処理空間１９に配置する。供給系３０から処理ガスを処理空間１９に供給し、被処理物９を表面処理する。その後、被処理物９を搬出開口１４から搬出する。第１排気系４０で処理槽１０の内部からガスを排出する。再利用部５０によって、排出ガスから処理ガス成分を回収し、供給系３０に送る。異常時には、第２排気系６０によって処理槽１０内のガスを第１排気系４０より大きな流量で排出する。 （もっと読む）

【課題】表面処理用ノズル装置から処理ガスが漏洩するのを防止する。
【解決手段】ノズル装置３の板状の供給溝形成部材１１の主面１１ｆに処理ガス供給溝４０を形成し、主面１１ｆを被覆部材１２で覆い、処理ガス供給溝４０に処理ガスの供給手段４を接続する。開口溝部４２を供給溝形成部材１１の主面１１ｆと交差する先端面に開口させる。更に主面１１ｆ又は被覆部材１２の被覆面１２ｒの処理ガス供給溝４０より外側の部分に外側溝８０を形成し、外側溝８０をガス吸引手段５に接続する。 （もっと読む）

【課題】表面処理用の処理槽に設けた、被処理物の出し入れ用の開口でのガスの流れを安定させる。
【解決手段】被処理物９を搬送方向に沿って搬入開口１３から処理槽１０の内部に搬入し、処理空間１９に配置する。供給系３０から処理ガスを処理空間１９に供給し、被処理物９を表面処理する。その後、被処理物９を搬出開口１４から搬出する。排気系４０で処理槽１０の内部からガスを排出する。開口１３，１４を、互いに上記搬送方向と直交する対向方向に対向距離Ｄを隔てて対向する一対の整流面１７，１８によって画成する。開口１３，１４の上記搬送方向に沿う奥行きＬを、対向距離Ｄの２倍以上とし、好ましくは６倍以上とする。 （もっと読む）

【課題】大気圧プラズマ処理において、フッ素原料の回収率又は回収濃度の変動を抑制し、処理の安定性を確保する。
【解決手段】大気圧プラズマ処理部２から排出ライン３０に出された排出ガスを、分離部４０の分離膜４１で回収ライン５０への回収ガスと放出ライン６０への放出ガスに分離する。回収ガスをプロセスガスの少なくとも一部に充てる。上記分離に際し、フッ素系原料の回収率及び回収濃度のうち何れか一方又は両方が所望になるよう、回収ガス、放出ガス、排出ガスのうち少なくとも２つのガスの上記分離に係る物理量（好ましくは圧力）をプロセスガスの流量に応じて調節する。 （もっと読む）

【課題】下地膜のエッチングを抑制しつつ、シリコン含有膜を残渣無く、かつ高レートでエッチングする。
【解決手段】フッ素系反応成分を含む処理ガスを被処理物９０に接触させ、下地膜９２上のシリコン含有膜９３をエッチングする。フッ素系反応成分は、フッ素系原料（ＣＦ_４）を含むフッ素系原料ガスを大気圧近傍のプラズマ空間４３に通して生成する。原料含有率調節部３７によってフッ素系原料ガス中のフッ素系原料の含有率をエッチングの進行に応じて変化させる。 （もっと読む）

【課題】使用に伴う製造装置の性能劣化を抑えつつ、高品質の半導体装置を安定して製造する。
【解決手段】チャンバ内を水素を含むプラズマを用いて処理することによってクリーニングし（ステップＳ１）、クリーニングされたチャンバを用い、ウェーハにエッチングによりトレンチやビアホールを形成する等の加工を行う（ステップＳ２，Ｓ３）。チャンバ内のクリーニングに水素を含むプラズマを用いることにより、チャンバ内にＣｕ等の金属が含まれたポリマが付着していた場合でも、そのような付着物が効果的に除去されるようになる。それにより、付着物に起因した製造装置の性能劣化を抑えることが可能になり、高品質の半導体装置を安定して製造することが可能になる。 （もっと読む）

【課題】優れたエッチング選択性及び微細加工性を示し、高密度プラズマ下においてもエッチング速度とエッチング選択性のバランスに優れたドライエッチングが可能であり、また、加熱処理を施しても応力緩和の小さいフルオロカーボン膜を成膜可能なプラズマ反応用ガスを提供すること。
【解決手段】パーフルオロ−(３−メチレンシクロペンテン)を含有してなるプラズマ反応用ガス。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を増加させることができる半導体素子のパターン形成方法を提供する。
【解決手段】基板３００上のデュアルマスク層をパターニングして第１領域Ａには第１マスクパターン３２０Ａを形成し、第２領域Ｂには第１マスクパターン３２０Ａより幅広である第２マスクパターン３２０Ｂを形成する。第１マスクパターン３２０Ａの両側壁を覆う第１スペーサ３５０Ａと第２マスクパターン３２０Ｂの両側壁を覆う第２スペーサ３５０Ｂとを同時に形成する。第１マスクパターン３２０Ａを除去した後、第１領域Ａでは、第１スペーサ３５０Ａをエッチングマスクとして利用し、第２領域Ｂでは第２マスクパターン３２０Ｂ及び第２スペーサ３５０Ｂをエッチングマスクとして利用して第１領域Ａ及び第２領域Ｂで同時に基板３００をエッチングする。 （もっと読む）

【課題】処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供する。
【解決手段】シリコン基材５０上にアモルファスカーボン膜５１、ＳｉＯＮ膜５２、反射防止膜５３及びフォトレジスト層５４が順に積層され、フォトレジスト層５４は、反射防止膜５３の一部を露出させる開口部５５を有するウエハＱにおいて、ガス付着係数S
が、Ｓ＝０．１乃至１．０のデポ性ガスであるＣＨＦ３から生成されたプラズマによってフォトレジスト膜５４の開口部５５の側壁面にデポ６６を堆積させて開口部５５の開口幅を所定幅に縮小させる開口幅縮小ステップを有する。 （もっと読む）

【課題】、デュアルダマシン法により低誘電率膜に埋め込まれた配線層を形成する場合において、オープン不良の発生を伴うことなく、設計通りの配線層を形成し得る半導体装置の製造方法を提供する。
【解決手段】ビアホール形成領域の低誘電率膜４２、第１のハードマスク４４及び第２のハードマスク４６を除去することにより、低誘電率膜４２にビアホール５２を形成する工程と、配線トレンチ形成領域の第２のハードマスク４６を除去する工程と、第２のハードマスク４６をマスクとして第１のハードマスク４４をエッチングすることにより、配線トレンチ形成領域の第１のハードマスク４４を除去する工程とを有し、配線トレンチ形成領域の第１のハードマスク４４を除去する工程では、ビアホール５２底のバリア膜４０をもエッチングすることにより、ビアホール５２底のバリア膜４０を部分的に除去する。 （もっと読む）

【課題】チャンバー内に付着するＣｕによるエッチャントの失活を抑え、安定したエッチング特性を得ることが可能な半導体製造方法を提供する。
【解決手段】ウェハーをプラズマエッチング処理するチャンバー内に、第１のシーズニングガスを導入し、チャンバー内の部材表面に、第１のデポジッション膜を形成し、チャンバー内に第２のシーズニングガスを導入し、第１のデポジッション膜上に第２のデポジッション膜を形成して第１のデポジッション膜を被覆し、ウェハーをチャンバー内に搬入し、このウェハーをプラズマエッチング処理する （もっと読む）

【課題】ｐＭＯＳ領域のストレッサー膜の除去と、ｐＭＯＳ領域とｎＭＯＳ領域との境界部のｎＭＯＳ側への後退の抑制とを両立できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、（ａ）半導体基板１の上面にストレッサー１３を形成する工程と、（ｂ）ストレッサー膜１３のｎＭＯＳ領域上にレジスト膜１５を選択的に形成する工程と、（ｃ）レジスト膜１５をマスクとして、ｐＭＯＳ領域のストレッサー膜１３を所定の厚さだけエッチング除去し、ｎＭＯＳ領域のストレッサー膜１３をｐＭＯＳ領域のストレッサー膜１３ａから分離するする工程と、（ｄ）前記エッチング除去によりｎＭＯＳ領域とｐＭＯＳ領域との境界部Ｓから露出したストレッサー膜１３ｂを、保護膜１７ａにより被覆する工程と、（ｅ）ｐＭＯＳ領域に残存するストレッサー膜１３ａをエッチング除去する工程とを備える。 （もっと読む）

【課題】個々のメモリセルの電荷蓄積量が多い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板１１上に、それぞれ複数の絶縁膜１２及び電極膜１３を交互に積層して積層体１４を形成する。次に、積層体１４を積層方向に貫通する貫通孔１５を形成する。このとき、貫通孔１５における電極膜１３内に位置する部分の側面１５ａを、貫通孔１５の中心軸１５ｃを含む断面において、貫通孔１５の内側から見て凹状に湾曲させる。その後、貫通孔１５の側面上に電荷蓄積層２６を形成し、貫通孔１５の内部に半導体ピラー１７を形成する。 （もっと読む）