【課題】処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク層又は中間層に形成する基板処理方法を提供する。
【解決手段】シリコン基材５０上にアモルファスカーボン膜５１、Ｓｉ−ＡＲＣ膜５２、フォトレジスト膜５３が順に積層され、フォトレジスト膜５３は、Ｓｉ−ＡＲＣ膜５２の一部を露出させる開口部５４を有するウエハＷにおいて、ＣＨＦ_３ガスとＣＦ_３Ｉガスとの混合ガスから生成されたプラズマによって、フォトレジスト膜５３の開口部５４の開口幅を縮小させる開口幅縮小ステップと、開口部５４の底部のＳｉ−ＡＲＣ膜５２をエッチングするエッチングステップを１ステップとして行う。 （もっと読む）

【課題】ホールの上面形状を整えて線条痕をなくすと共に、ボトム形状に歪みがなく、しかもボーイング形状の発生を防止して良好な垂直加工形状のホールを処理対象層に形成することができる基板処理方法を提供する。
【解決手段】処理ガスとしてＣＦ_４ガス、ＣＨＦ_３ガス及びＣ_４Ｆ_８ガスを含有する混合ガスを用い、処理圧力１００ｍＴｏｒｒ（１．３３×１０Ｐａ）〜１５０ｍＴｏｒｒ（２．０×１０Ｐａ）で中間層としてのＢＡＲＣ膜５３をエッチングし、次いで、処理ガスとしてＣＯＳガス含有ガスを用いて下層レジスト層としてのＡＣＬ５２をエッチングし、その後、処理ガスとしてＣ_６Ｆ_６ガス含有ガスを用いて処理対象層としての酸化膜５１をエッチングする。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程及び該工程を容易に適用可能な構造の半導体素子を提供する。
【解決手段】半導体素子は、第１方向に相互平行に延びている複数のラインパターンを含む。複数のラインパターンのうちから選択される複数の第１ラインパターンは、第２方向に沿って交互に選択されて両側で各々隣接している２つのラインパターンの両端部のうち、素子領域の第１端部にさらに近い各端部に比べて、第１端部からさらに遠く位置する第１端部を有する。複数のラインパターンのうちから選択される複数の第２ラインパターンは、第２方向に沿って交互に選択され、両側で各々隣接している２つのラインパターンの両端部のうち、第１端部にさらに近い各端部より、第１端部からさらに近く位置する第２端部を有する。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を倍加させる半導体素子のパターン形成工程、及びその工程を容易に適用しうる構造を有する半導体素子を提供する。
【解決手段】半導体素子であって、基板上で第１方向に延長される第１ライン部分と該第１ライン部分の一端から前記第１方向とは異なる第２方向に延長される第２ライン部分とを含む複数の導電ラインと、前記複数の導電ラインの各々の前記第２ライン部分の一端と一体に接続されている複数のコンタクトパッドと、前記複数のコンタクトパッドのうち、選択された一部のコンタクトパッドから前記第２方向に沿って前記第２ライン部分と平行に延長される第１ダミー部分を各々有する複数のダミー導電ラインとを有する。 （もっと読む）

【課題】本発明は、メタルマスクを用いて、簡易な方法により半導体基板に先細状ビア孔を形成するエッチング方法を提供することを目的とする。
【解決手段】半導体基板上に金属導電層を形成する工程と、該金属導電層上に第１の開口を有する第１メッキ層を形成する工程と、該第１メッキ層の側壁に該第1の開口より幅の狭い第２の開口を有する第２メッキ層を形成する工程と、該第２メッキ層をマスクとして第1のドライエッチングを行い該半導体基板をエッチングする工程と、該第1のドライエッチングの後に該第1メッキ層を残す選択的ウェットエッチングを行い該第２メッキ層をエッチングする工程と、該第２メッキ層をエッチングした後に該第1メッキ層をマスクとして第２のドライエッチングを行い該半導体基板をさらにエッチングする工程とを備えることを特徴とする。 （もっと読む）

本発明の基板作製方法は、基板上に隔置された第１のフィーチャー及び隔置された第２のフィーチャーを形成する工程を含む。隔置された第１のフィーチャーは、隔置された第２のフィーチャーの縦方向の最外領域とは異なる組成である縦方向の最外領域を持つ。隔置された第１のフィーチャー及び隔置された第２のフィーチャーは、互いに交互になっている。隔置された第１のフィーチャーは１つおきに基板から除去され、第２のフィーチャーに直に隣接する対は、第１のフィーチャーの個々の残留部と交互になって形成される。このような除去工程が行われた後、基板は、第１のフィーチャーの個々の残留部と交互になった第２のフィーチャーの直に隣接する対から構成されているマスクパターンを通して処理される。他の実施形態が開示されている。 （もっと読む）

【課題】芯材パターンの側壁に形成するマスク材を利用したパターン形成において工程数を削減できる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、露光により酸を発生する酸発生剤を含む芯材パターン１５を下地膜上に形成する工程と、芯材パターン１５における長手方向の端部１５ａを除く部分を選択的に露光する工程と、芯材パターン１５から酸の供給を受けて架橋可能なマスク材１６を芯材パターン１５を覆うように下地膜上に供給する工程と、マスク材１６をエッチバックして、芯材パターン１５の上面を露出させると共に、マスク材１６における芯材パターン１５の端部１５ａに形成された部分を除去し、芯材パターン１５の側壁に形成されたマスク材側壁部１６ａを残す工程と、芯材パターン１５を除去し、下地膜上に残されたマスク材側壁部１６ａをマスクにして下地膜を加工する工程と、を備えた。 （もっと読む）

【課題】パターン形成特徴部の幅とパターン形成特徴部の間の間隔（トレンチ幅）の双方を集積回路内で変化させつつ単一高解像度フォトマスクを用いた標準フォトリソグラフィ処理技術を用いて可能であるものと比較して高密度（即ち、低ピッチ）を持つ基板上にパターン形成特徴部を形成する方法を提供する。
【解決手段】基板の上にコア層と保護層を形成し２５２、レジストパターンをコア層に転写２５６、レジスト除去自己制限的エッチングにより狭いパターン上の保護層すべてと、広いパターンの保護層の一部を除去２６０し、コンフォーマル誘電体層を形成、方向性エッチング２６４後、狭いパターン構造からコア層を除去２６８してパターン形成特徴部が形成される。 （もっと読む）

【課題】開口幅の異なる複数のトレンチ３を有する半導体装置の製造方法において、従来の半導体装置の製造方法より各トレンチ３で半導体基板１表面に対する側壁角度のばらつきを抑制する。
【解決手段】半導体基板１に対して、マスク２の形状に対応した開口幅の異なる複数のトレンチ３を形成するトレンチ形成工程を行う。そして、複数のトレンチ３の内壁に、ポリマー膜４より反応性イオンエッチングに対する耐性が強い保護膜５を形成する工程と、ポリマー膜４を成膜するポリマー膜成膜工程とを有するトレンチ保護膜形成工程を行う。そして、トレンチ形成工程と、トレンチ保護膜形成工程とを交互に繰り返すことによりトレンチを深くする。 （もっと読む）

【解決手段】シリコン層は、その上に形成されたパターン化マスクを通してエッチングチャンバを使用してエッチングされる。フッ素（Ｆ）含有エッチングガス及びシリコン（Ｓｉ）含有化学気相蒸着ガスが、エッチングチャンバ内へ提供される。フッ素（Ｆ）含有エッチングガスは、シリコン層内に特徴をエッチングするために使用され、シリコン（Ｓｉ）含有化学気相蒸着ガスは、特徴の側壁上にシリコン含有蒸着層を形成するために使用される。エッチングガス及び化学気相蒸着ガスからプラズマが生成され、バイアス電圧が印加される。プラズマを使用してシリコン層内に特徴がエッチングされ、エッチングされている特徴の側壁上にシリコン含有パッシベーション層が蒸着される。パッシベーション層中のシリコンは、主として化学気相蒸着ガスに由来する。エッチングガス及び化学気相蒸着ガスは、次いで、停止される。 （もっと読む）

【解決手段】シリコン層を、その上に形成されたパターン化マスクを通してエッチングするための方法及び装置が提供される。シリコン層は、エッチングチャンバ内に置かれる。フッ素含有ガス及び酸素・水素含有ガスを含むエッチングガスが、エッチングチャンバ内へ提供される。エッチングガスからプラズマが生成され、該プラズマを使用してシリコン層内に特徴がエッチングされる。エッチングガスは、次いで、停止される。プラズマは、ＯＨラジカルを含んでよい。 （もっと読む）

本発明の実施形態は、高アスペクト比構造のプラズマエッチングを可能にする方法及び装置を提供する。一実施形態では、エッチングするための方法が提供され、その方法は、シリコン層上に配置されるパターニングされたマスクを有する基板をエッチングリアクタ内に提供するステップと、リアクタに混合ガスを供給するステップと、混合ガスから形成されたプラズマを維持するステップを含み、リアクタに供給されるバイアス電力及びＲＦ電力はパルス化され、方法はプラズマの存在の中でシリコン層をエッチングするステップを更に含む。
（もっと読む）

【課題】エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供する。
【解決手段】電極の側壁にスペーサを有する半導体装置の製造方法であって、電極を覆う絶縁膜を形成する工程と、電極の側壁にスペーサを形成するために絶縁膜にドライエッチングを行う工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により、ドライエッチングにより生じた反応生成物を除去する工程と、反応生成物を除去した後、少なくとも絶縁膜にオーバーエッチングを行う工程とを有するものである。 （もっと読む）

【課題】処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供する。
【解決手段】ＳｉＮ膜５１、反射防止膜５２及びフォトレジスト膜５３が順に積層され、フォトレジスト層５３は反射防止膜５２の一部を露出させる開口部５４を有する基板Ｗを処理する基板処理方法であって、一般式ＣｘＨｙＦｚ（ｘ、ｙ、ｚは、正の整数）で表わされるデポ性ガス、例えばＣＨ３Ｆガス及びＳＦ６ガスの混合ガスから生成されたプラズマによってフォトレジスト膜５３の開口部５４の側壁面にデポを堆積させて縮小させると共に、反射防止膜５２をエッチングして縮小した開口部５４に対応する開口部を反射防止膜５２に形成するシュリンクエッチングステップを有する。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を増加させることができる半導体素子のパターン形成方法を提供する。
【解決手段】基板３００上のデュアルマスク層をパターニングして第１領域Ａには第１マスクパターン３２０Ａを形成し、第２領域Ｂには第１マスクパターン３２０Ａより幅広である第２マスクパターン３２０Ｂを形成する。第１マスクパターン３２０Ａの両側壁を覆う第１スペーサ３５０Ａと第２マスクパターン３２０Ｂの両側壁を覆う第２スペーサ３５０Ｂとを同時に形成する。第１マスクパターン３２０Ａを除去した後、第１領域Ａでは、第１スペーサ３５０Ａをエッチングマスクとして利用し、第２領域Ｂでは第２マスクパターン３２０Ｂ及び第２スペーサ３５０Ｂをエッチングマスクとして利用して第１領域Ａ及び第２領域Ｂで同時に基板３００をエッチングする。 （もっと読む）

【課題】エッチング中に堆積するハイドロカーボン量を低減可能な、半導体素子を作製する方法を提供する。
【解決手段】工程Ｓ１０４ではエピタキシャル基板をエッチング装置１０に配置する。工程Ｓ１０５では、絶縁膜マスクを用いてエピタキシャル基板のプラズマエッチングを行って、複数のIII−Ｖ化合物半導体膜を加工する。炭化水素を含むエッチングガスＧ_Ｅを供給して、エッチング装置１０のバイアス側電極１３及び誘導結合コイル１４にそれぞれ高周波電力Ｐ１、Ｐ２を供給してプラズマを生成する。該プラズマによりマスクのパターンに従って半導体層がエッチングされる。工程Ｓ１０６では、酸素ガス酸素プラズマを用いて、バイアス側電極１３に高周波電力を供給すること無く誘導結合コイル１４に高周波電力Ｐ３を供給して、酸素ガスＧ_Ｏ２のプラズマアッシングを行ってエッチング堆積物を除去する。 （もっと読む）

【課題】処理対象の基板に対し、半導体デバイスの小型化要求を満たす寸法の開口部であって、エッチング対象膜に転写するための開口部をマスク膜又は中間膜に形成する基板処理方法を提供する。
【解決手段】シリコン基材５０上にアモルファスカーボン膜５１、ＳｉＯＮ膜５２、反射防止膜５３及びフォトレジスト層５４が順に積層され、フォトレジスト層５４は、反射防止膜５３の一部を露出させる開口部５５を有するウエハＱにおいて、ガス付着係数S
が、Ｓ＝０．１乃至１．０のデポ性ガスであるＣＨＦ３から生成されたプラズマによってフォトレジスト膜５４の開口部５５の側壁面にデポ６６を堆積させて開口部５５の開口幅を所定幅に縮小させる開口幅縮小ステップを有する。 （もっと読む）

【課題】成膜レートを安定に維持することができるプラズマ処理方法及びプラズマ処理装置を提供する。
【解決手段】本発明の一形態に係るプラズマ処理方法は、エッチング工程と保護膜形成工程とを交互に繰り返し実施することでシリコン基板に高アスペクト比のビアを形成する。そして、保護膜の形成工程にはスパッタ法が適用される。スパッタ工程では、アンテナコイル２３に高周波電力（ＲＦ１）を供給して、真空槽２１内にスパッタ用ガスのプラズマを形成する。このとき、アンテナコイル２３に供給する高周波電力を２ｋＷ以上とする。アンテナコイル２３に供給する高周波電力が２ｋＷ以上の場合、当該高周波電力が２ｋＷ未満である場合と比較して、ターゲット３０の使用時間に依存しない安定した成膜レートを得ることが可能となる。 （もっと読む）

【課題】Ｌｏｗ−Ｋ膜へのダメージを抑制するとともに、フローが冗長化せずかつ微細化にも対応可能な半導体装置の製造方法を得ることを目的とする。
【解決手段】少なくとも１層以上の層間膜を備える半導体装置の製造方法であって、（ａ）層間膜であるＬｏｗ−Ｋ膜１０２上に形成されたマスクを用いて層間膜にトレンチ開口部１１０を形成する工程と、（ｂ）アッシングプロセスによりマスクを除去すると同時にビア開口部１０６およびトレンチ開口部１１０に側壁保護膜１１１を生成する工程を備える。さらに、（ｃ）ビア開口部１０６およびトレンチ開口部１１０にＣｕを埋め込む工程を備えて構成される。 （もっと読む）

【課題】従来に比べてボーイングの発生を抑制することができ、より微細な加工を精度良く行うことのできるプラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体を提供する。
【解決手段】 有機膜１０２をエッチングして被エッチング膜１０１のマスクパターンを形成する際に、少なくとも、有機膜１０２の一部をエッチングする第１有機膜エッチング工程と、第１有機膜エッチング工程の後、Ｓｉ含有膜１０３と有機膜１０２を希ガスのプラズマに晒すトリートメント工程と、トリートメント工程の後、有機膜１０２の残部をエッチングする第２有機膜エッチング工程を具備している。 （もっと読む）