説明

Fターム[5F004FA01]の内容

半導体のドライエッチング (64,834) | エッチング工程前後の処理 (659) | 加熱処理 (106)

Fターム[5F004FA01]に分類される特許

21 - 40 / 106


【目的】半導体製造プロセスを提供する。
【解決手段】先ず、ウエハを提供し、ウエハ上に材料層及び露光されたフォトレジスト層が形成され、ウエハはセンターエリア及びエッジエリアを有する。その後、露光されたフォトレジスト層の特性を変化させ、センターエリア内の露光されたフォトレジスト層の最小加工寸法をエッジエリア内の露光されたフォトレジストの最小加工寸法と異ならせる。露光されたフォトレジスト層のエッジプロパティを変化させた後、露光されたフォトレジスト層をマスクとして使用することによりウエハにエッチングプロセスを行い、ウエハ上に形成された均一な最小加工寸法を有するパターン化材料層を形成する。 (もっと読む)


シリコン炭素含有材料をエッチングする方法が説明される。この方法は、反応性酸素流と組み合わせたSiConi(登録商標)エッチングを含む。反応性酸素はSiConi(登録商標)エッチングの前に導入され、それによって表面近くの領域の炭素含有量が低減し、SiConi(登録商標)エッチングの進行速度が上昇しうる。別法として、反応性酸素をSiConi(登録商標)エッチング中に導入し、それによって実効エッチング速度をさらに改善することができる。
(もっと読む)


【課題】基板の面内温度を均一にすることができる基板載置機構を提供すること。
【解決手段】基板載置機構84a,84b,84cは、基板Gを載置する基板載置台86と、基板載置台86を介して基板Gを加熱するヒーター87と、基板Gの端部を支持し、基板Gを基板載置台86に載置させる第1の位置と、基板載置台86から上昇した第2の位置との間で昇降可能な基板昇降部材88と、基板昇降部材88を昇降させる昇降機構93,94,95,96,97とを具備し、基板昇降部材88は、第1の位置において基板載置台86の一部として機能する。 (もっと読む)


【課題】新規な半導体装置の製造方法を提供する。
【解決手段】SiN層にPおよびOを注入する工程と、前記SiN層に注入されたPおよびOをH2Oと反応させ、前記SiN層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにSiN層をエッチングすることができる。 (もっと読む)


【課題】露光処理、現像処理を行って形成したレジストパターンをスリミング処理する際に、スリミング処理後のレジストパターンの線幅のばらつきを低減させることができるレジストパターンのスリミング処理方法を提供する。
【解決手段】基板上に形成したレジストパターンをスリミング処理するレジストパターンのスリミング処理方法において、レジストパターン上にレジストパターンを可溶化する反応物質を塗布し、次に予め決定された熱処理条件で熱処理し、次に現像処理することによって、レジストパターンにスリミング処理を行うスリミング処理工程と、スリミング処理工程前にレジストパターンの線幅を測定する第1の線幅測定工程とを含む。第1の線幅測定工程で測定した線幅の測定値に基づいて熱処理条件を決定する。 (もっと読む)


【課題】シリコンの表面上にシリコン酸化膜が形成された基板をエッチングする方法において、コンタクト抵抗を低くできるエッチング方法を提供する。
【解決手段】ハロゲン元素を含むガス、及び塩基性ガスを基板W上に供給し、シリコン酸化膜にハロゲン元素を含むガス及び塩基性ガスを化学反応させた凝縮層105を生成して、シリコン酸化膜104をエッチングする。Fガス、XeFガス及びClFガスの群から選ばれる少なくとも一つを含むシリコンエッチングガスを基板W上に供給し、シリコンエッチングガスによって基板W上のシリコンをエッチングする。シリコン酸化膜104のエッチング及びシリコンのエッチングの後、基板W上の凝縮層105を加熱して除去する。 (もっと読む)


【課題】スループットを向上できる窒化珪素膜のドライエッチング方法を提供すること。
【解決手段】窒化珪素膜103をドライエッチングする窒化珪素膜103のドライエッチング方法であって、窒化珪素膜103が形成された被処理体100に対して、少なくともフッ化水素ガス(HFガス)とフッ素ガス(Fガス)とを含む処理ガスを用いて、プラズマを生成することなく、窒化珪素膜103をドライエッチングする。 (もっと読む)


【課題】高い結晶性をもった物を製造することが可能なドライプロセス装置を提供する。
【解決手段】基板保持部10aに保持された基板14の温度を所望の温度に保つ温度調整器と、前記基板保持部10aとターゲット保持部10bとにそれぞれ配置された高周波電極11a、11bと、両電極の陰陽を切り替える陰陽切替器と、前記チャンバー内の気体を外部の排出するあたりその排気速度を調整する排気調整器と、前記チャンバー内へ供給する気体の供給速度を調整する給気調整器と、この給気調整器を介して前記チャンバーに供給する気体の種類を変更する気体切替器とからなり、前記基板保持部10aに保持された基板14に対しスパッタリング法、イオン注入法、CVD法等の異なった複数のドライプロセスを選択して連続実行する。 (もっと読む)


本発明の基板作製方法は、基板上に隔置された第1のフィーチャー及び隔置された第2のフィーチャーを形成する工程を含む。隔置された第1のフィーチャーは、隔置された第2のフィーチャーの縦方向の最外領域とは異なる組成である縦方向の最外領域を持つ。隔置された第1のフィーチャー及び隔置された第2のフィーチャーは、互いに交互になっている。隔置された第1のフィーチャーは1つおきに基板から除去され、第2のフィーチャーに直に隣接する対は、第1のフィーチャーの個々の残留部と交互になって形成される。このような除去工程が行われた後、基板は、第1のフィーチャーの個々の残留部と交互になった第2のフィーチャーの直に隣接する対から構成されているマスクパターンを通して処理される。他の実施形態が開示されている。 (もっと読む)


複数の基板を処理するための化学処理システム及び熱処理システムを有する高スループット処理システムが開示される。化学処理システムは、乾式の非プラズマ環境で複数の基板を化学処理するように構成される。熱処理システムは、化学処理システムで化学処理された複数の基板を熱処理するように構成される。
(もっと読む)


【課題】ダイヤモンド基板エッチング表面の損傷欠陥を回復し、エッチングガスやさらには酸素やガリウム等の除去を行う方法、それにより得られる欠陥回復ダイヤモンド基板を提供する。
【解決手段】
ダイヤモンド基板表面にエッチング処理が施されたダイヤモンド基板であって、結晶構造(100)、 (111)又は(110)のいずれかの面方位、これら面方位の組合わさった結晶のダイヤモンド基板表面、若しくは結晶面方位がランダムで複数面方位を有するチップ状、針状、ドーム状、半球状、球状、柱状、多面体、三角錐、円錐構造から選ばれる形状のダイヤモンド基板表面を真空中で熱処理を行う工程と、酸素を含む化学薬品溶液による煮沸、又は、酸素プラズマに曝す、又は、酸素を含む気体に曝した後、真空中で熱処理する工程を含むことを特徴とするダイヤモンド基板の表面処理方法及びそれにより得られる欠陥回復ダイヤモンド基板。 (もっと読む)


【課題】導電型が異なる不純物層を順に形成する場合に、先に形成した不純物層へのドーピング用の不純物が後に形成する不純物層に混入されることを抑制する。
【解決手段】p+型第2ゲート層8を形成してから次のロットでn-型チャネル層7を形成する工程に移行する前の工程として、n-型チャネル層7の成長温度よりも高い温度においてCVD装置内のSiCコーティングの表面をエッチングするエッチング処理と、エッチング処理後にCVD装置内をn-型チャネル層7の成長温度よりも高い温度で加熱する加熱処理とを行う第1の残留不純物除去工程と、n-型チャネル層7の成長レートよりも早い成長レートにて、後工程で成長させるn-型チャネル層7と同じ導電型の不純物層をカーボン容器の内壁面のSiCコーティングの表面にデポジションするデポジション工程を行う第2の残留不純物除去工程を行う。 (もっと読む)


【課題】微細なラインアンドスペースパターンを含むパターンを精度良く形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工材上に芯材を形成する工程と、前記芯材の上面および側面を覆うようにアモルファス材料からなる被覆膜を形成する工程と、前記被覆膜を前記芯材の側面に位置する部分を残して除去し、前記心材の側壁に側壁マスクを形成する工程と、前記被覆膜から前記側壁マスクを形成する前または後に、熱処理を施すことにより前記側壁マスクに加工する前または後の前記被覆膜を結晶化させる工程と、前記側壁マスクを形成し、かつ前記側壁マスクに加工する前または後の前記被覆膜を結晶化させた後、前記芯材を除去する工程と、前記芯材を除去した後、前記側壁マスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、を含む。 (もっと読む)


【課題】製造工程を簡略化すると共に撮像部の暗電流を低減させる。
【解決手段】MOSトランジスタのゲート電極を形成するGPエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するSWエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するS/D前注入処理と、LDD用不純物拡散領域を形成するLDD注入処理とを行う。 (もっと読む)


【課題】パターン寸法のずれの原因を簡単に特定することのできる半導体装置の製造方法、及び半導体装置の製造装置を提供する。
【解決手段】複数の第1選択基板のそれぞれをレジスト塗布、露光し、複数の熱処理プレートのそれぞれにより、加熱、現像して、それぞれのレジスト寸法を測定する工程と、測定結果に基づき、熱処理プレートのそれぞれについて、設定温度を一次補正する工程と、複数の第2選択基板のそれぞれをレジスト塗布、露光し、複数の熱処理プレートのそれぞれにより、加熱、現像、エッチングして、それぞれのエッチングパターン寸法を測定する工程と、測定結果に基づき、熱処理プレートのそれぞれについて、設定温度を二次補正する工程とを具備する。 (もっと読む)


【課題】スループットを向上した基板処理方法、及び基板処理装置を提供する。
【解決手段】基板処理装置10は、4つのボートを搬送ステージ22の周方向に沿って等配し、各ボートの上方に、LL室12A、エッチング室13A、及び冷却室15Aを有する。そして、基板処理装置10は、搬送ステージ22の上動と回動とを繰り返すことにより、全てのボートにある基板群を同じタイミングで直上の処理室に搬入及び搬出し、かつ、各ボートにある基板群をそれぞれLL室12A、エッチング室13A、冷却室15Aの順に搬送する。 (もっと読む)


【課題】プラズマダメージを受けた低誘電率絶縁膜を回復剤に接触させて回復する際に、絶縁膜中での回復剤濃度を高めることができて、効率的に回復処理が進行でき、回復後の絶縁膜の特性も良好となる回復処理方法を得る。
【解決手段】プラズマ処理によりダメージを受けた絶縁膜が存在する基板5をチャンバー1内に収め、チャンバー内に回復剤蒸気を導入し、チャンバー内部を加熱して、前記絶縁膜のダメージ回復処理を行う際に、チャンバー1の内壁の温度を基板の温度よりも高温とする。チャンバーの壁の温度を回復剤の沸点よりも高温にすることが好ましく、チャンバー内に回復剤蒸気を導入したのち、基板5の温度を昇温することも好ましい。 (もっと読む)


ドープ基板から余分なドーパントを除去するための方法および装置が提供される。一実施形態では、基板がドーパントの表面堆積によってドープされ、キャッピング層の形成と熱拡散ドライブインがその後に続く。反応性エッチャント混合物が、任意選択でプラズマを用いてプロセスチャンバに供給されて、キャッピング層をエッチング除去し、余分なドーパントと反応することによって揮発性化合物を形成する。別の実施形態では、基板がエネルギーによるドーパントの打込みによってドープされる。反応性ガス混合物が、任意選択でプラズマを用いてプロセスチャンバに供給されて、表面上に吸着した余分なドーパントおよび表面付近の高濃度ドーパントと反応することによってそのドーパントを除去し、それによって揮発性化合物を形成する。反応性ガス混合物は、熱処理中に供給することができ、または前後に熱処理温度とは異なる温度で供給することができる。揮発性化合物は除去される。そのように処理された基板は、保管されているとき、またはプロセス装置の外に移送されるときに、毒性化合物を形成しない。
(もっと読む)


【課題】 ドライエッチング処理により半導体基板上の酸化膜を除去する界面清浄化処理において、半導体基板上に吸着させたエッチング生成物をほぼ確実に除去可能にする。
【解決手段】 本発明の酸化膜エッチング方法は、NFとH、N、HF、NHの中の1ないし複数のガスを用いて、半導体基板1上の酸化膜との反応により珪弗化アンモニウム塩からなるエッチング生成物を形成するドライエッチング工程と、このエッチング工程を実行後、前記半導体基板を100℃以上の温度で加熱して前記エッチング生成物を昇華させるアニール工程と、このアニール工程を実行後、水素ラジカルを導入して前記半導体基板上に残存するエッチング生成物を除去する水素ラジカル導入工程とを備える。 (もっと読む)


【課題】トレンチ形成工程を有する半導体装置の製造方法において、スループットを改善し、製造コストの低減を図ること。
【解決手段】チャンバー内に保護膜形成ガスとエッチングガスを交互に供給しながら、高いエッチング速度でチャンバー内の半導体基板にトレンチを形成する。トレンチ形成後、半導体基板を高温還元性雰囲気中でアニール処理して、トレンチ24の側壁に存在する凹凸を消滅させ、トレンチ側壁を平滑化する。また、そのような方法に従って、n型半導体22に所定のピッチでトレンチ24を形成し、トレンチ24内にp型半導体をエピタキシャル成長させてトレンチ24をp型半導体で埋めることにより、n型半導体領域とp型半導体領域とが交互に繰り返し接合された並列pn構造を有する半導体装置を製造する。 (もっと読む)


21 - 40 / 106