【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、画素部に酸化物半導体を用いた薄膜トランジスタを用い、さらに駆動回路の少なくとも一部の回路も酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部に加え、駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供する。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。 （もっと読む）

【課題】配線構造に接続される低抵抗の貫通プラグ、または貫通プラグ及びコンタクトプラグを有する半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体基板１と、半導体基板１の表面近傍に埋め込まれた素子分離絶縁膜２と、素子分離絶縁膜２を貫通するように半導体基板１の裏面から表面まで貫通し、半導体基板１中で素子分離絶縁膜２に囲まれた領域を有する上段部１０１ａと上段部１０１ａよりも径が大きい下段部１０１ｂとを含む多段構造を有する貫通プラグ１０１と、貫通プラグ１０１の半導体基板１の表面側の端部に接続され、半導体基板１の表面側の上方に形成された電極パッド１０４と貫通プラグ１０１を接続するコンタクトプラグ１０３と、を有する。 （もっと読む）

【課題】樹脂突起の成型時に導電膜に変形が生じ、導電膜が断線することを防止する。
【解決手段】まず、保護絶縁膜１２０上に選択的に硬化型の樹脂層を形成することにより、複数の外部接続端子それぞれのコアとなる複数の凸部２０２を形成する。次いで、凸部２０２を硬化させる前に、対向面２２（表面）が平坦である成型用治具２０を複数の凸部２０２の上面に押し付けることにより、複数の上面それぞれに平坦部を形成する。次いで、複数の凸部２０２を硬化させる。ついで、複数の凸部２０２、保護絶縁膜１２０、及び複数の電極パッド１３０上に導電膜を選択的に形成することにより、複数の外部接続端子、及び複数の配線を形成する。 （もっと読む）

【課題】レジストパターンの解像不良を引き起こす反応阻害物質を確実に除去することが可能なダマシン構造の半導体装置及びその製造方法の提供。
【解決手段】基板上に、少なくとも第１層間絶縁膜６及び低誘電率膜からなる第２層間絶縁膜４を有し、第２層間絶縁膜上に形成した第１レジストパターン１ａを用いてビアホール９を形成し、アミン成分を含有する有機剥離液で有機剥離処理を行った後、続いて第２層間絶縁膜上に第２レジストパターン１ｂを形成する工程を含む半導体装置の製造方法であって、ウェット処理後、第２レジストパターン下層の第２反射防止膜２ｂを塗布する前に、アニール処理、プラズマ処理、ＵＶ処理又は有機溶媒処理の少なくとも一の処理を行い、露光時にレジスト中で発生する酸の触媒作用を阻害するアミン成分を除去して第２レジストパターン１ｂの解像度の劣化を防止する。 （もっと読む）

【課題】低誘電率で、かつ、強度に優れ、膜厚の不本意なばらつきが抑制された絶縁膜を提供すること、前記絶縁膜の形成に好適に用いることができる膜形成用組成物を提供すること、また、前記絶縁膜を備えた半導体装置を提供すること。
【解決手段】本発明の膜形成用組成物は、重合性の官能基を有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含むものであり、前記重合性化合物は、分子内に、アダマンタン型のかご型構造を含む部分構造Ａと、重合反応に寄与する２つの重合性反応基とを有するものであり、前記重合性反応基は、芳香環と、当該芳香環に直接結合する２つのビニル基とを有するものであり、前記重合性化合物は、前記部分構造Ａを中心に、前記重合性反応基が対称的に結合した構造を有するものである。 （もっと読む）

【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。 （もっと読む）

【課題】ダマシン法を使用して配線を形成する半導体装置の製造技術において、信頼性の高い配線を形成する技術を提供する。
【解決手段】ハードマスク膜ＨＭ１上にハードマスク膜ＨＭ２が形成され、このハードマスク膜ＨＭ２上に有機樹脂膜ＯＲＦが形成された状態で、レジストＣＭＰを実施する。これにより、ハードマスク膜ＨＭ２上に形成されている有機樹脂膜ＯＲＦが除去されるとともに、ハードマスク膜ＨＭ２の膜厚が膜減りする。その後、膜減りしたハードマスク膜ＨＭ２を除去し、露出したハードマスク膜ＨＭ１をマスクにしてトレンチを加工する。 （もっと読む）

【課題】グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線層絶縁膜５上に形成された拡散防止膜６と、を有する。配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。 （もっと読む）

【課題】生産性がよく、信頼性を向上した配線の作製方法とそれを用いた半導体装置の作製方法を提供する。
【解決手段】液滴吐出法によりゲート電極を形成する半導体装置の作製方法であって、基板上に半導体を形成し、半導体上にゲート絶縁膜を形成し、ゲート絶縁膜上に絶縁膜を形成し、絶縁膜にコンタクトホールを形成し、コンタクトホールにバリア膜として機能する金属膜をスパッタリング法または蒸着法により形成し、液滴吐出法により、コンタクトホールに銅からなる導電層をコンタクトホールを充填するように形成し、金属膜と導電層からなるゲート電極を形成する半導体装置の作製方法。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕバンプを形成可能とする半導体装置を提供する。
【解決手段】半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上に形成されるＣｕから成るスタッドバンプ２６とを有する。 （もっと読む）

【課題】メモリ機能等を有する機能膜の水による劣化を防止すること。
【解決手段】成膜装置内で、機能膜が形成された基板上に、上記機能膜を覆うように、絶縁膜を形成する絶縁膜形成工程と、形成した上記絶縁膜の表面をプラズマに曝すプラズマ処理工程とを繰り返すこと。 （もっと読む）

【課題】半導体チップのサイズを縮小化することのできる技術を提供する。
【解決手段】まず、絶縁膜９上にパッド１０およびパッド以外の配線１１ａ、１１ｂを設ける。このパッド１０および配線１１ａ、１１ｂ上を含む絶縁膜９上に表面保護膜１２を形成し、表面保護膜１２に開口部１３を設ける。開口部１３はパッド１０上に形成されており、パッド１０の表面を露出する。この開口部１３を含む表面保護膜１２上にバンプ電極８を形成する。ここで、バンプ電極８の大きさに比べてパッド１０の大きさを充分小さくなるように構成する。これにより、バンプ電極８の直下であって、パッド１０と同層に配線１１ａ、１１ｂが配置されるようにする。すなわち、パッド１０を小さくすることにより形成されたバンプ電極８下のスペースに配線１１ａ、１１ｂを配置する。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１４とを有し、前記Ｃｕワイヤ１４と前記Ｃｕ配線層９との間には合金層１３が配置されることを特徴とする。 （もっと読む）

【課題】多層配線を有する半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１上に第１配線用絶縁膜ＩＭ１を形成し、第１配線用絶縁膜ＩＭ１に配線溝ＴＭ１を形成する。その後、配線溝ＴＭ１に銅を主体とする導体膜を埋め込むことで配線ＭＷ１を形成する。続いて、配線ＭＷ１上にキャップ導体膜ＭＣ１を形成した後、キャップ導体膜ＭＣ１に表面研磨を施す。特に、キャップ導体膜ＭＣ１はＡＬＤ法によって配線ＭＷ１上に選択的に形成する。 （もっと読む）

【課題】銅を用いた多層配線を有する半導体装置を高性能化する。
【解決手段】シリコン基板上に第１配線層用絶縁膜Ｚ１を形成し、第１配線層用絶縁膜Ｚ１に第１配線用孔部Ｈ１を形成する。その後、第１配線用孔部Ｈ１の側壁および底面を覆うようにして、タンタルまたはチタンを含む下部バリア導体膜ｅｂ１と、ルテニウムを主体とする上部バリア導体膜ｅｔ１とからなる第１配線用バリア導体膜ＥＭ１を形成する。続いて、上部バリア導体膜ｅｔ１をシード層として、電気めっき法により、銅を主体とする第１配線用導体膜ＥＣ１を形成し、ＣＭＰ法により第１配線用導体膜ＥＣ１を第１配線用孔部Ｈ１に埋め込む。特に、上部バリア導体膜ｅｔ１として、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする導体膜を形成する。 （もっと読む）

【課題】耐湿性に優れた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０の一主面１１上に第１層層間絶縁膜１４を設け、第１層層間絶縁膜１４上に第１層台座１８１を有する第１配線層１８を設け、第１配線層１８上に第２層層間絶縁膜２０を設け、第１層台座１８１上の第２層層間絶縁膜２０にビアホール２２を設け、第２層層間絶縁膜２０上に第２層台座２４１を有する第２配線層２４を設け、第２層台座２４１を第１層台座より大きくし、一主面１１に垂直な方向からみた場合に、第１層台座全体１８１が第２層台座２４１の内側にあるようにする。 （もっと読む）

【課題】 ビア開口部の底部にガウジング構造部を含む相互接続構造体、及びその形成方法を提供する。
【解決手段】 本発明の方法は、ビア開口部の上に配置されるライン開口部内の堆積されたトレンチ拡散バリアの被覆率に影響を与えず、及び／又は、ビア開口部及びライン開口部を含む相互接続誘電体材料内にスパッタリングを行なうことによりビア開口部の底部にガウジング構造部を生成することに起因する損傷を生じさせない。こうした相互接続構造体は、最初に相互接続誘電体内にライン開口部を形成し、その後、ビア開口部、次いでガウジング構造部を形成することによって、ビア開口部の底部内にガウジング構造部を提供することにより達成される。 （もっと読む）

【課題】 半導体デバイスに電力を提供する電力グリッド構造体及びその製造方法を提供する。
【解決手段】 本発明の一実施形態は、誘電体層の内部に形成された第１の導電性材料のスタッドと、底部及び側壁を有する第２の導電性材料のビアであって、底部及び側壁は導電性ライナで覆われ、底部はスタッドの直接上に形成され、かつ、導電性ライナを通してビアと接触した状態にある、ビアと、ビアの側壁において導電性ライナを通してビアに接続する第３の導電性材料の１つ又は複数の導電性パスとを含むことができる半導体構造体を提供する。半導体構造体を製造する方法も提供される。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴを有する半導体装置では、ソース電極が裏面にあることから、表面のソース・コンタクト領域と裏面のソース電極間の電気抵抗を低減するため、上面からＰ型エピタキシャル層を貫通してＰ＋型基板内に伸びるボロンを高濃度にドープしたポリ・シリコン埋め込みプラグが設けられている。このポリ・シリコン埋め込みプラグの周辺のシリコン単結晶領域に転位が発生しており、これにより、リーク不良が誘発されていることが明らかとなった。
【解決手段】本願発明は、相互に不純物濃度の異なる第１及び第２の半導体層の境界面を貫通するシリコン系プラグを有する半導体装置であって、このプラグの少なくとも内部は多結晶領域であり、この多結晶領域表面の内、先の境界面の両側近傍は、固相エピタキシャル領域で覆われている。 （もっと読む）