半導体装置の製造方法
【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅及びアルミニウムを用いた配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においては、集積度の向上にともない、配線の幅やコンタクトホールの径における微細化が進んでいる。このような技術開発の進展において、高信頼性と低コスト化を両立させる必要があること等の理由により、銅配線とアルミニウム配線とが使用された（具体的には、これらの配線が内部で相互に接続されている）構造の半導体装置が使用されつつある。
【０００３】
銅配線の銅とアルミニウム配線のアルミニウムとが接触すると、配線形成後の熱処理により、銅とアルミニウムとが反応して、コンタクト抵抗が高抵抗化する。また、銅とアルミニウムが反応に伴い拡散すると、銅配線やアルミニウム配線にボイドが形成され、配線信頼性特性の劣化を招く。上記の対策として、銅配線とアルミニウム配線との間に、銅とアルミニウムの接触を抑制するバリアを形成することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２３６８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一目的は、銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、前記タングステン膜上方に、アルミニウム配線を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を成膜することにより、絶縁膜に形成された凹部の底に露出した銅配線上に選択的にタングステン膜を成膜することが容易になる。
【図面の簡単な説明】
【０００８】
【図１−１】と
【図１−２】と
【図１−３】と
【図１−４】と
【図１−５】図１Ａ〜図１Ｉは、本発明の実施例による半導体装置の製造方法の主要工程を示す概略断面図である。
【図２】図２Ａ及び図２Ｂは、それぞれ、第１及び第２の実施例のフッ化タングステン供給方法を概略的に示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
図１Ａ〜図１Ｉは、本発明の実施例による半導体装置の製造方法の主要工程を示す概略断面図である。これらの図を参照して、実施例による半導体装置の製造方法について説明する。
【００１０】
まず、図１Ａに示すように、半導体基板（シリコン基板）１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜２を形成し、素子分離絶縁膜２で囲まれた活性領域に、ソース・ドレイン領域３ａ、ゲート電極３ｂ、及びゲート絶縁膜３ｃを含む金属酸化物半導体（ＭＯＳ）トランジスタ３を形成する。
【００１１】
ＭＯＳトランジスタ３を覆って、半導体基板１上に、Ｓｉ酸化膜（ＳｉＯ２）により層間絶縁膜４を形成する。層間絶縁膜４に接続孔を形成し、接続孔にタングステンを充填して、ソース・ドレイン領域３ａ等と接続するタングステンプラグ５を形成する。
【００１２】
次に、図１Ｂに示すように、層間絶縁膜４上に、ＳｉＣにより層間絶縁膜６を形成し、層間絶縁膜６上に、ＳｉＯＣにより層間絶縁膜７を形成する。層間絶縁膜６、７の積層絶縁膜に配線溝を形成し、配線溝に銅を充填して、タングステンプラグ５に接続する第１層の銅配線８を形成する。
【００１３】
次に、図１Ｃに示すように、第１層の銅配線８を覆って層間絶縁膜７上に、ＳｉＣにより層間絶縁膜９を形成し、層間絶縁膜９上に、ＳｉＯＣにより層間絶縁膜１０を形成する。層間絶縁膜９、１０の積層絶縁膜に接続孔及び配線溝を形成し、接続孔及び配線溝に銅を充填して、第１層の銅配線８に接続する第２層の銅配線１１を形成する。
【００１４】
次に、図１Ｄに示すように、第２層の銅配線１１を覆って層間絶縁膜１０上に、ＳｉＣにより層間絶縁膜１２を形成し、層間絶縁膜１２上に、ＳｉＯＣにより層間絶縁膜１３を形成する。層間絶縁膜１２、１３の積層絶縁膜に接続孔及び配線溝を形成し、接続孔及び配線溝に銅を充填して、第２層の銅配線１１に接続する第３層の銅配線１４を形成する。このようにして、積層銅配線構造１５が形成される。
【００１５】
なお、半導体基板にＭＯＳトランジスタを形成し、その上方に積層銅配線構造を形成するまでの工程は、公知の技術を適当に採用して実施することができる。銅配線の層数は例示した３層に限らず、必要に応じて適宜選択することができる。絶縁層の膜厚や材料等も、必要に応じて適宜選択することができる。
【００１６】
次に、最上層の銅配線１４を覆って、層間絶縁膜１３上に、例えば、ＳｉＣ（あるいはＳｉＮ）を化学気相堆積（ＣＶＤ）で厚さ１００ｎｍ堆積して、層間絶縁膜２１を形成する。そして、層間絶縁膜２１上に、例えば、ＳｉＯ２（酸化シリコン）をプラズマＣＶＤで厚さ５００ｎｍ堆積して、層間絶縁膜２２を形成する。なお、層間絶縁膜２２として、Ｃ（カーボン）ドープされた酸化シリコン膜を用いることもできる。
【００１７】
次に、図１Ｅに示すように、層間絶縁膜２２上に、最上層の銅配線１４に接続する接続孔２３を画定するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１をマスクとして、層間絶縁膜２２、２１の積層絶縁膜をエッチングして、底に銅配線１４の上面が露出する接続孔２３を形成する。
【００１８】
後の工程での接続孔２３内へのスパッタリングによるアルミニウム配線形成を容易にするため、接続孔２３は、開口側が広くなるテーパーを持つ側面形状とすることが望ましい。接続孔２３側面の、接続孔２３底面の法線に対する傾きが５°〜９°となるようなテーパー角度が望ましい。接続孔２３の底面は、直径０．５μｍ〜２．０μｍとすることが望ましい。接続孔２３を形成するエッチングとして、例えば、ＣＦ４とＣＨＦ３を混合したプラズマエッチングが用いられる。
【００１９】
接続孔２３の形成後、レジストパターンＲＰ１の剥離処理を行う。この剥離処理や、接続孔２３形成後の大気曝露に伴い、接続孔２３の底に露出した銅表面が酸化される。
【００２０】
次に、図１Ｆに示すように、後の工程でタングステン膜を成膜するプロセスチャンバ１００内に、半導体ウエハ１０１を搬入する。プロセスチャンバ１００内に水素ガスを導入し、水素を含有した全圧力１Ｔｏｒｒ以上のガス雰囲気中、３００℃〜４５０℃の範囲の温度で、３０秒間以上のアニール（水素アニール）を行なう。水素アニールにより、接続孔２３の底に露出した銅表面の酸化物を還元して、清浄な銅表面を露出させる。
【００２１】
次に、図１Ｇに示すように、水素アニール後の半導体基板１を大気曝露させることなく、同一のプロセスチャンバ１００を用いて、接続孔２３底の銅表面上に、ＣＶＤによりタングステン膜２４を成膜する。
【００２２】
タングステン膜２４の成膜方法について説明する。プロセスチャンバ１００内に、水素ガスを連続的に導入し、チャンバ圧力を１Ｔｏｒｒ〜５Ｔｏｒｒに制御する。基板温度は、２５０℃〜３５０℃の範囲（例えば３００℃）とすることが望ましい。
【００２３】
基板温度とチャンバ圧力が安定したら、プロセスチャンバ１００内にタングステンソースガスとしてＷＦ６（６フッ化タングステン）を断続的に供給して（供給期間と供給停止期間とを繰り返して）、ＣＶＤによりタングステン膜２４を成膜する。
【００２４】
図２Ａを参照して、ＷＦ６の供給方法の第１の実施例について説明する。図２Ａは、第１の実施例のＷＦ６供給方法を概略的に示すタイミングチャートである。
【００２５】
第１の実施例は、ＷＦ６を１秒間供給した後、２秒間供給停止する工程を単位サイクルとする。例えば、この単位サイクルを５回程度繰り返すことにより厚さ約１０ｎｍのタングステン膜２４を成膜する。
【００２６】
図２Ｂを参照して、ＷＦ６の供給方法の第２の実施例について説明する。図２Ｂは、第２の実施例のＷＦ６供給方法を概略的に示すタイミングチャートである。
【００２７】
第２の実施例ではＷＦ６に加えて、Ｂ２Ｈ６（ジボラン）の供給も行う。まずＢ２Ｈ６を１秒間供給した後、（Ｂ２Ｈ６及びＷＦ６を）２秒間供給停止し、次に、ＷＦ６を１秒間供給した後、（Ｂ２Ｈ６及びＷＦ６を）２秒間供給停止する工程を単位サイクルとする。例えば、この単位サイクルを５回程度繰り返すことにより厚さ約１０ｎｍのタングステン膜２４を成膜する。なお、第２の実施例は、ＷＦ６を断続的に供給する供給期間の間に、Ｂ２Ｈ６の供給期間が挿入されていると捉えることができる。
【００２８】
第１及び第２の実施例で、単位サイクル中１回当たりのＷＦ６の供給時間は、０．５秒〜３秒の範囲とすることが望ましい。また、第２の実施例での、単位サイクル中１回当たりのＢ２Ｈ６の供給時間も、０．５秒〜３秒の範囲とすることが望ましい。
【００２９】
このように、２５０℃〜３５０℃程度の低い温度で、フッ化タングステンを断続的に供給しながら、ＣＶＤでタングステン膜を成膜することにより、接続孔２３の底に露出した銅表面に選択的にタングステン膜２４を成膜することが容易となる。すなわち、タングステン膜２４は、接続孔２３の底に露出した銅層上に成膜されやすく、接続孔２３の側面及び層間絶縁膜２２の上面の絶縁膜上には成膜されにくい。
【００３０】
なお、第２の実施例の単位サイクルにおいて、フッ化タングステンの供給に先立ってホウ化水素を供給することにより、フッ化タングステンの吸着反応が促進されると考えられる。
【００３１】
タングステン膜２４の成膜後、プロセスチャンバ１００内を真空排気した状態で、基板温度を例えば１００℃程度以下に充分冷却してから、半導体ウエハ１０１を大気中に取り出す。これにより、タングステン膜２４表面の酸化を抑制する。
【００３２】
次に、図１Ｈに示すように、接続孔２３の内面及び層間絶縁膜２２の上面を覆って、例えば、Ｔｉをスパッタリングで厚さ５０ｎｍ堆積し、さらにＴｉＮをスパッタリングで厚さ３０ｎｍ堆積して、アルミニウム配線の下地層２５を形成する。
【００３３】
下地層２５の上に、アルミニウムを例えばスパッタリングで厚さ１０００ｎｍ堆積して、アルミニウム層２６を形成する。さらに、必要に応じて、アルミニウム層２６の上に、例えばＴｉＮをスパッタリングで堆積して、反射防止膜２７を形成する。
【００３４】
次に、所望のアルミニウム配線パターンを画定するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２をマスクとして、層間絶縁膜２２上の不要な反射防止膜２７、アルミニウム層２６、及び下地層２５をエッチングして、所望のアルミニウム配線パターンを形成する。その後、レジストパターンＲＰ２を剥離処理する。
【００３５】
タングステン膜２４は、銅配線１４中の銅が、アルミニウム配線２６中に拡散するのを抑制するバリアとして機能し、また、アルミニウム配線２６の下地層２５中のチタンが、銅配線１４中に拡散することも抑制する。これにより、銅配線１４とアルミニウム配線２６との接触抵抗の高抵抗化等が抑制される。
【００３６】
タングステン膜２４が、接続孔２３の底に露出した銅表面上に選択的に形成されており、層間絶縁膜２２の上面上には形成されない。すなわち、アルミニウム配線２６の下地層２５の下に、タングステン膜２４が介在しない。
【００３７】
アルミニウム配線２６の下地層２５の下に、アルミニウム配線２６の下地として通常用いないタングステン膜が介在すると、アルミニウム配線２６のパターニング条件を通常のものから変更する必要が生じる。また、パターニングされたアルミニウム配線２６の下地としてもタングステン膜が残り、アルミニウム配線構造の特性も所望のものから変わってしまう。実施例のタングステン成膜方法によれば、接続孔２３の底の銅表面上に選択的にタングステン膜２４を形成できるので、このような不具合が抑制される。
【００３８】
なお、タングステン膜２４は、バリア性を確保するためにある程度厚く、かつ抵抗増加抑制のためや銅上への選択成長性劣化抑制のためにある程度薄く成膜することが望ましく、厚さを５ｎｍ〜２０ｎｍの範囲とすることが望ましい。
【００３９】
次に、図１Ｉに示すように、アルミニウム配線２６を覆って層間絶縁膜２２上に、例えば、ＳｉＯ２をプラズマＣＶＤで厚さ５０ｎｍ堆積して絶縁膜２８を形成し、さらにカバー絶縁膜２８上に、例えばＳｉＮをプラズマＣＶＤで厚さ５０ｎｍ堆積して絶縁膜２９を形成する。なお、アルミニウム配線形成後は、プロセス温度を４００℃以下にすることが好ましい。絶縁膜２８、２９等の成膜温度は、例えば３５０℃程度とする。
【００４０】
このようにして、絶縁膜２８、２９の積層膜のカバー絶縁膜を形成する。このようにして、実施例の半導体装置が形成される。
【００４１】
以上説明したように、実施例の半導体装置の製造方法によれば、下方の銅配線に上方のアルミニウム配線を接続する接続孔の底に露出した銅表面上に選択的にタングステン膜を形成することができる。
【００４２】
タングステン膜が、銅配線とアルミニウム配線との間のバリアとして機能するので、配線信頼性特性の向上が図られる。
【００４３】
銅配線とアルミニウム配線の接続孔の底に選択的にタングステン膜が形成されることにより、アルミニウム配線の下地としてタングステン膜が残りにくく、アルミニウム配線構造に不要な影響を与えにくい。
【００４４】
銅配線をアルミニウム配線に接続する接続孔の形成後、水素を含むガス雰囲気中でのアニールを行うことにより、接続孔底に露出した銅表面を清浄化することができる。このアニール後、ウエハを大気曝露させずに、タングステンを成膜することが好ましい。
【００４５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４６】
以上説明した第１及び第２の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、
前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、
前記タングステン膜上方に、アルミニウム配線を形成する工程と
を有する半導体装置の製造方法。
（付記２）
前記凹部の底に前記銅配線を露出させる工程と、前記タングステン膜を成膜する工程との間に、水素を含むガス雰囲気中でアニールを行なう工程をさらに有する付記１に記載の半導体装置の製造方法。
（付記３）
前記アニールを行なう工程と、前記タングステン膜を成膜する工程とは、前記アニールの後、前記タングステン膜が成膜されるまで前記半導体基板が大気曝露されないように、同一のチャンバを用いて行なわれる付記２に記載の半導体装置の製造方法。
（付記４）
前記アニールを行なう工程は、圧力１Ｔｏｒｒ以上、３００℃〜４５０℃の範囲の温度で、３０秒間以上のアニールを行なう付記２または３に記載の半導体装置の製造方法。
（付記５）
前記タングステン膜を成膜する工程において、フッ化タングステンの供給期間と供給期間の間に、ホウ化水素の供給期間が挿入される付記１〜４のいずれか１つに記載の半導体装置の製造方法。
（付記６）
前記タングステン膜を成膜する工程において、まずホウ化水素を供給した後、最初のフッ化タングステンの供給を行なう付記５に記載の半導体装置の製造方法。
（付記７）
前記タングステン膜を成膜する工程は、厚さが５ｎｍ〜２０ｎｍの範囲のタングステン膜を成膜する付記１〜６のいずれか１つに記載の半導体装置の製造方法。
（付記８）
前記タングステン膜を成膜する工程で、フッ化タングステンの１回当たりの供給時間は０．５秒〜３秒の範囲である付記１〜７のいずれか１つに記載の半導体装置の製造方法。
（付記９）
前記絶縁膜は、酸化シリコン膜を含む付記１〜８のいずれか１つに記載の半導体装置の製造方法。
（付記１０）
前記タングステン膜を成膜する工程は、前記タングステン膜を成膜後、大気曝露する前に、前記半導体基板の温度を１００℃以下に冷却する付記１〜９のいずれか１つに記載の半導体装置の製造方法。
【符号の説明】
【００４７】
８、１１、１４ 銅配線
１５ 積層銅配線構造
９、１０、１２、１３、２１、２２ 層間絶縁膜
２３ （銅配線とアルミニウム配線の）接続孔
２４ タングステン膜
２５ （アルミニウム配線の）下地層
２６ アルミニウム配線
２７ 反射防止膜
１００ プロセスチャンバ
【技術分野】
【０００１】
本発明は、銅及びアルミニウムを用いた配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においては、集積度の向上にともない、配線の幅やコンタクトホールの径における微細化が進んでいる。このような技術開発の進展において、高信頼性と低コスト化を両立させる必要があること等の理由により、銅配線とアルミニウム配線とが使用された（具体的には、これらの配線が内部で相互に接続されている）構造の半導体装置が使用されつつある。
【０００３】
銅配線の銅とアルミニウム配線のアルミニウムとが接触すると、配線形成後の熱処理により、銅とアルミニウムとが反応して、コンタクト抵抗が高抵抗化する。また、銅とアルミニウムが反応に伴い拡散すると、銅配線やアルミニウム配線にボイドが形成され、配線信頼性特性の劣化を招く。上記の対策として、銅配線とアルミニウム配線との間に、銅とアルミニウムの接触を抑制するバリアを形成することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２３６８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一目的は、銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、前記タングステン膜上方に、アルミニウム配線を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を成膜することにより、絶縁膜に形成された凹部の底に露出した銅配線上に選択的にタングステン膜を成膜することが容易になる。
【図面の簡単な説明】
【０００８】
【図１−１】と
【図１−２】と
【図１−３】と
【図１−４】と
【図１−５】図１Ａ〜図１Ｉは、本発明の実施例による半導体装置の製造方法の主要工程を示す概略断面図である。
【図２】図２Ａ及び図２Ｂは、それぞれ、第１及び第２の実施例のフッ化タングステン供給方法を概略的に示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
図１Ａ〜図１Ｉは、本発明の実施例による半導体装置の製造方法の主要工程を示す概略断面図である。これらの図を参照して、実施例による半導体装置の製造方法について説明する。
【００１０】
まず、図１Ａに示すように、半導体基板（シリコン基板）１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜２を形成し、素子分離絶縁膜２で囲まれた活性領域に、ソース・ドレイン領域３ａ、ゲート電極３ｂ、及びゲート絶縁膜３ｃを含む金属酸化物半導体（ＭＯＳ）トランジスタ３を形成する。
【００１１】
ＭＯＳトランジスタ３を覆って、半導体基板１上に、Ｓｉ酸化膜（ＳｉＯ２）により層間絶縁膜４を形成する。層間絶縁膜４に接続孔を形成し、接続孔にタングステンを充填して、ソース・ドレイン領域３ａ等と接続するタングステンプラグ５を形成する。
【００１２】
次に、図１Ｂに示すように、層間絶縁膜４上に、ＳｉＣにより層間絶縁膜６を形成し、層間絶縁膜６上に、ＳｉＯＣにより層間絶縁膜７を形成する。層間絶縁膜６、７の積層絶縁膜に配線溝を形成し、配線溝に銅を充填して、タングステンプラグ５に接続する第１層の銅配線８を形成する。
【００１３】
次に、図１Ｃに示すように、第１層の銅配線８を覆って層間絶縁膜７上に、ＳｉＣにより層間絶縁膜９を形成し、層間絶縁膜９上に、ＳｉＯＣにより層間絶縁膜１０を形成する。層間絶縁膜９、１０の積層絶縁膜に接続孔及び配線溝を形成し、接続孔及び配線溝に銅を充填して、第１層の銅配線８に接続する第２層の銅配線１１を形成する。
【００１４】
次に、図１Ｄに示すように、第２層の銅配線１１を覆って層間絶縁膜１０上に、ＳｉＣにより層間絶縁膜１２を形成し、層間絶縁膜１２上に、ＳｉＯＣにより層間絶縁膜１３を形成する。層間絶縁膜１２、１３の積層絶縁膜に接続孔及び配線溝を形成し、接続孔及び配線溝に銅を充填して、第２層の銅配線１１に接続する第３層の銅配線１４を形成する。このようにして、積層銅配線構造１５が形成される。
【００１５】
なお、半導体基板にＭＯＳトランジスタを形成し、その上方に積層銅配線構造を形成するまでの工程は、公知の技術を適当に採用して実施することができる。銅配線の層数は例示した３層に限らず、必要に応じて適宜選択することができる。絶縁層の膜厚や材料等も、必要に応じて適宜選択することができる。
【００１６】
次に、最上層の銅配線１４を覆って、層間絶縁膜１３上に、例えば、ＳｉＣ（あるいはＳｉＮ）を化学気相堆積（ＣＶＤ）で厚さ１００ｎｍ堆積して、層間絶縁膜２１を形成する。そして、層間絶縁膜２１上に、例えば、ＳｉＯ２（酸化シリコン）をプラズマＣＶＤで厚さ５００ｎｍ堆積して、層間絶縁膜２２を形成する。なお、層間絶縁膜２２として、Ｃ（カーボン）ドープされた酸化シリコン膜を用いることもできる。
【００１７】
次に、図１Ｅに示すように、層間絶縁膜２２上に、最上層の銅配線１４に接続する接続孔２３を画定するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１をマスクとして、層間絶縁膜２２、２１の積層絶縁膜をエッチングして、底に銅配線１４の上面が露出する接続孔２３を形成する。
【００１８】
後の工程での接続孔２３内へのスパッタリングによるアルミニウム配線形成を容易にするため、接続孔２３は、開口側が広くなるテーパーを持つ側面形状とすることが望ましい。接続孔２３側面の、接続孔２３底面の法線に対する傾きが５°〜９°となるようなテーパー角度が望ましい。接続孔２３の底面は、直径０．５μｍ〜２．０μｍとすることが望ましい。接続孔２３を形成するエッチングとして、例えば、ＣＦ４とＣＨＦ３を混合したプラズマエッチングが用いられる。
【００１９】
接続孔２３の形成後、レジストパターンＲＰ１の剥離処理を行う。この剥離処理や、接続孔２３形成後の大気曝露に伴い、接続孔２３の底に露出した銅表面が酸化される。
【００２０】
次に、図１Ｆに示すように、後の工程でタングステン膜を成膜するプロセスチャンバ１００内に、半導体ウエハ１０１を搬入する。プロセスチャンバ１００内に水素ガスを導入し、水素を含有した全圧力１Ｔｏｒｒ以上のガス雰囲気中、３００℃〜４５０℃の範囲の温度で、３０秒間以上のアニール（水素アニール）を行なう。水素アニールにより、接続孔２３の底に露出した銅表面の酸化物を還元して、清浄な銅表面を露出させる。
【００２１】
次に、図１Ｇに示すように、水素アニール後の半導体基板１を大気曝露させることなく、同一のプロセスチャンバ１００を用いて、接続孔２３底の銅表面上に、ＣＶＤによりタングステン膜２４を成膜する。
【００２２】
タングステン膜２４の成膜方法について説明する。プロセスチャンバ１００内に、水素ガスを連続的に導入し、チャンバ圧力を１Ｔｏｒｒ〜５Ｔｏｒｒに制御する。基板温度は、２５０℃〜３５０℃の範囲（例えば３００℃）とすることが望ましい。
【００２３】
基板温度とチャンバ圧力が安定したら、プロセスチャンバ１００内にタングステンソースガスとしてＷＦ６（６フッ化タングステン）を断続的に供給して（供給期間と供給停止期間とを繰り返して）、ＣＶＤによりタングステン膜２４を成膜する。
【００２４】
図２Ａを参照して、ＷＦ６の供給方法の第１の実施例について説明する。図２Ａは、第１の実施例のＷＦ６供給方法を概略的に示すタイミングチャートである。
【００２５】
第１の実施例は、ＷＦ６を１秒間供給した後、２秒間供給停止する工程を単位サイクルとする。例えば、この単位サイクルを５回程度繰り返すことにより厚さ約１０ｎｍのタングステン膜２４を成膜する。
【００２６】
図２Ｂを参照して、ＷＦ６の供給方法の第２の実施例について説明する。図２Ｂは、第２の実施例のＷＦ６供給方法を概略的に示すタイミングチャートである。
【００２７】
第２の実施例ではＷＦ６に加えて、Ｂ２Ｈ６（ジボラン）の供給も行う。まずＢ２Ｈ６を１秒間供給した後、（Ｂ２Ｈ６及びＷＦ６を）２秒間供給停止し、次に、ＷＦ６を１秒間供給した後、（Ｂ２Ｈ６及びＷＦ６を）２秒間供給停止する工程を単位サイクルとする。例えば、この単位サイクルを５回程度繰り返すことにより厚さ約１０ｎｍのタングステン膜２４を成膜する。なお、第２の実施例は、ＷＦ６を断続的に供給する供給期間の間に、Ｂ２Ｈ６の供給期間が挿入されていると捉えることができる。
【００２８】
第１及び第２の実施例で、単位サイクル中１回当たりのＷＦ６の供給時間は、０．５秒〜３秒の範囲とすることが望ましい。また、第２の実施例での、単位サイクル中１回当たりのＢ２Ｈ６の供給時間も、０．５秒〜３秒の範囲とすることが望ましい。
【００２９】
このように、２５０℃〜３５０℃程度の低い温度で、フッ化タングステンを断続的に供給しながら、ＣＶＤでタングステン膜を成膜することにより、接続孔２３の底に露出した銅表面に選択的にタングステン膜２４を成膜することが容易となる。すなわち、タングステン膜２４は、接続孔２３の底に露出した銅層上に成膜されやすく、接続孔２３の側面及び層間絶縁膜２２の上面の絶縁膜上には成膜されにくい。
【００３０】
なお、第２の実施例の単位サイクルにおいて、フッ化タングステンの供給に先立ってホウ化水素を供給することにより、フッ化タングステンの吸着反応が促進されると考えられる。
【００３１】
タングステン膜２４の成膜後、プロセスチャンバ１００内を真空排気した状態で、基板温度を例えば１００℃程度以下に充分冷却してから、半導体ウエハ１０１を大気中に取り出す。これにより、タングステン膜２４表面の酸化を抑制する。
【００３２】
次に、図１Ｈに示すように、接続孔２３の内面及び層間絶縁膜２２の上面を覆って、例えば、Ｔｉをスパッタリングで厚さ５０ｎｍ堆積し、さらにＴｉＮをスパッタリングで厚さ３０ｎｍ堆積して、アルミニウム配線の下地層２５を形成する。
【００３３】
下地層２５の上に、アルミニウムを例えばスパッタリングで厚さ１０００ｎｍ堆積して、アルミニウム層２６を形成する。さらに、必要に応じて、アルミニウム層２６の上に、例えばＴｉＮをスパッタリングで堆積して、反射防止膜２７を形成する。
【００３４】
次に、所望のアルミニウム配線パターンを画定するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２をマスクとして、層間絶縁膜２２上の不要な反射防止膜２７、アルミニウム層２６、及び下地層２５をエッチングして、所望のアルミニウム配線パターンを形成する。その後、レジストパターンＲＰ２を剥離処理する。
【００３５】
タングステン膜２４は、銅配線１４中の銅が、アルミニウム配線２６中に拡散するのを抑制するバリアとして機能し、また、アルミニウム配線２６の下地層２５中のチタンが、銅配線１４中に拡散することも抑制する。これにより、銅配線１４とアルミニウム配線２６との接触抵抗の高抵抗化等が抑制される。
【００３６】
タングステン膜２４が、接続孔２３の底に露出した銅表面上に選択的に形成されており、層間絶縁膜２２の上面上には形成されない。すなわち、アルミニウム配線２６の下地層２５の下に、タングステン膜２４が介在しない。
【００３７】
アルミニウム配線２６の下地層２５の下に、アルミニウム配線２６の下地として通常用いないタングステン膜が介在すると、アルミニウム配線２６のパターニング条件を通常のものから変更する必要が生じる。また、パターニングされたアルミニウム配線２６の下地としてもタングステン膜が残り、アルミニウム配線構造の特性も所望のものから変わってしまう。実施例のタングステン成膜方法によれば、接続孔２３の底の銅表面上に選択的にタングステン膜２４を形成できるので、このような不具合が抑制される。
【００３８】
なお、タングステン膜２４は、バリア性を確保するためにある程度厚く、かつ抵抗増加抑制のためや銅上への選択成長性劣化抑制のためにある程度薄く成膜することが望ましく、厚さを５ｎｍ〜２０ｎｍの範囲とすることが望ましい。
【００３９】
次に、図１Ｉに示すように、アルミニウム配線２６を覆って層間絶縁膜２２上に、例えば、ＳｉＯ２をプラズマＣＶＤで厚さ５０ｎｍ堆積して絶縁膜２８を形成し、さらにカバー絶縁膜２８上に、例えばＳｉＮをプラズマＣＶＤで厚さ５０ｎｍ堆積して絶縁膜２９を形成する。なお、アルミニウム配線形成後は、プロセス温度を４００℃以下にすることが好ましい。絶縁膜２８、２９等の成膜温度は、例えば３５０℃程度とする。
【００４０】
このようにして、絶縁膜２８、２９の積層膜のカバー絶縁膜を形成する。このようにして、実施例の半導体装置が形成される。
【００４１】
以上説明したように、実施例の半導体装置の製造方法によれば、下方の銅配線に上方のアルミニウム配線を接続する接続孔の底に露出した銅表面上に選択的にタングステン膜を形成することができる。
【００４２】
タングステン膜が、銅配線とアルミニウム配線との間のバリアとして機能するので、配線信頼性特性の向上が図られる。
【００４３】
銅配線とアルミニウム配線の接続孔の底に選択的にタングステン膜が形成されることにより、アルミニウム配線の下地としてタングステン膜が残りにくく、アルミニウム配線構造に不要な影響を与えにくい。
【００４４】
銅配線をアルミニウム配線に接続する接続孔の形成後、水素を含むガス雰囲気中でのアニールを行うことにより、接続孔底に露出した銅表面を清浄化することができる。このアニール後、ウエハを大気曝露させずに、タングステンを成膜することが好ましい。
【００４５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４６】
以上説明した第１及び第２の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、
前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、
前記タングステン膜上方に、アルミニウム配線を形成する工程と
を有する半導体装置の製造方法。
（付記２）
前記凹部の底に前記銅配線を露出させる工程と、前記タングステン膜を成膜する工程との間に、水素を含むガス雰囲気中でアニールを行なう工程をさらに有する付記１に記載の半導体装置の製造方法。
（付記３）
前記アニールを行なう工程と、前記タングステン膜を成膜する工程とは、前記アニールの後、前記タングステン膜が成膜されるまで前記半導体基板が大気曝露されないように、同一のチャンバを用いて行なわれる付記２に記載の半導体装置の製造方法。
（付記４）
前記アニールを行なう工程は、圧力１Ｔｏｒｒ以上、３００℃〜４５０℃の範囲の温度で、３０秒間以上のアニールを行なう付記２または３に記載の半導体装置の製造方法。
（付記５）
前記タングステン膜を成膜する工程において、フッ化タングステンの供給期間と供給期間の間に、ホウ化水素の供給期間が挿入される付記１〜４のいずれか１つに記載の半導体装置の製造方法。
（付記６）
前記タングステン膜を成膜する工程において、まずホウ化水素を供給した後、最初のフッ化タングステンの供給を行なう付記５に記載の半導体装置の製造方法。
（付記７）
前記タングステン膜を成膜する工程は、厚さが５ｎｍ〜２０ｎｍの範囲のタングステン膜を成膜する付記１〜６のいずれか１つに記載の半導体装置の製造方法。
（付記８）
前記タングステン膜を成膜する工程で、フッ化タングステンの１回当たりの供給時間は０．５秒〜３秒の範囲である付記１〜７のいずれか１つに記載の半導体装置の製造方法。
（付記９）
前記絶縁膜は、酸化シリコン膜を含む付記１〜８のいずれか１つに記載の半導体装置の製造方法。
（付記１０）
前記タングステン膜を成膜する工程は、前記タングステン膜を成膜後、大気曝露する前に、前記半導体基板の温度を１００℃以下に冷却する付記１〜９のいずれか１つに記載の半導体装置の製造方法。
【符号の説明】
【００４７】
８、１１、１４ 銅配線
１５ 積層銅配線構造
９、１０、１２、１３、２１、２２ 層間絶縁膜
２３ （銅配線とアルミニウム配線の）接続孔
２４ タングステン膜
２５ （アルミニウム配線の）下地層
２６ アルミニウム配線
２７ 反射防止膜
１００ プロセスチャンバ
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、
前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、
前記タングステン膜上方に、アルミニウム配線を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記凹部の底に前記銅配線を露出させる工程と、前記タングステン膜を成膜する工程との間に、水素を含むガス雰囲気中でアニールを行なう工程をさらに有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記タングステン膜を成膜する工程において、フッ化タングステンの供給期間と供給期間の間に、ホウ化水素の供給期間が挿入される請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記タングステン膜を成膜する工程は、厚さが５ｎｍ〜２０ｎｍの範囲のタングステン膜を成膜する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記タングステン膜を成膜する工程で、フッ化タングステンの１回当たりの供給時間は０．５秒〜３秒の範囲である請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成し、前記凹部の底に前記銅配線を露出させる工程と、
前記凹部の底に露出した前記銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、
前記タングステン膜上方に、アルミニウム配線を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記凹部の底に前記銅配線を露出させる工程と、前記タングステン膜を成膜する工程との間に、水素を含むガス雰囲気中でアニールを行なう工程をさらに有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記タングステン膜を成膜する工程において、フッ化タングステンの供給期間と供給期間の間に、ホウ化水素の供給期間が挿入される請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記タングステン膜を成膜する工程は、厚さが５ｎｍ〜２０ｎｍの範囲のタングステン膜を成膜する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記タングステン膜を成膜する工程で、フッ化タングステンの１回当たりの供給時間は０．５秒〜３秒の範囲である請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【図１−１】
【図１−２】
【図１−３】
【図１−４】
【図１−５】
【図２】
【図１−２】
【図１−３】
【図１−４】
【図１−５】
【図２】
【公開番号】特開２０１１−２９５５４（Ｐ２０１１−２９５５４Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７６５１２（Ｐ２００９−１７６５１２）
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]