半導体装置およびその製造方法
【課題】プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供する。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、プラグを有する半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特許第３４９４２７５号（特許文献１）には、半導体基板上に形成されるプラグを層間絶縁膜よりも高くして、層間絶縁膜上に形成される配線とプラグとの電気的接続の信頼性を向上する技術が記載されている。このようなプラグの製造方法としては、まず、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が速い条件で第１研磨を実施し、その後、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が遅い条件で第２研磨を実施するとしている。このとき、第１研磨では、アルミナ（Ａｌ２Ｏ３）からなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）などの酸や塩基性物質を使用し、第２研磨では、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用している。第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっている。
【０００３】
米国特許第７２９１５５７号（特許文献２）には、銅配線の端部にボイドが発生することによるストレスマイグレーション（ＳＭ）特性やエレクトロマイグレーション（ＥＭ）特性の劣化を抑制する技術が記載されている。具体的には、銅膜の第１研磨をバリア導体膜で止めるようにして実施した後、銅膜がドーム状になるようにバリア導体膜の第２研磨を実施する。このとき、第１研磨は、層間絶縁膜の研磨速度よりも銅膜の研磨速度が速い条件で実施し、第２研磨は、バリア導体膜の研磨速度が銅膜の研磨速度や層間絶縁膜の研磨速度よりも速く、かつ、層間絶縁膜の研磨速度が銅膜の研磨速度よりも速い条件で実施するとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４９４２７５号
【特許文献２】米国特許第７２９１５５７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置では、半導体基板上にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子を形成し、この半導体素子を覆うように層間絶縁膜を形成している。そして、層間絶縁膜を貫通するプラグを形成し、このプラグの底面をＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続する。さらに、プラグ上に配線を形成する。これにより、ＭＩＳＦＥＴと配線はプラグを介して電気的に接続されることになる。このとき、配線と接続されるプラグの上面の形状によって、配線とプラグとの接触抵抗のばらつきや、プラグとは絶縁されている配線とプラグとの間のショートマージンが影響を受けることを本発明者は見出した。つまり、プラグの上面の形状によって、半導体装置の電気的特性が影響を受けることを本発明者は見出した。
【０００６】
本発明の目的は、プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
代表的な実施の形態による半導体装置は、（ａ）半導体基板上に形成された半導体素子と、（ｂ）前記半導体素子を覆うように前記半導体基板上に形成された層間絶縁膜と、（ｃ）前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたプラグと、（ｄ）前記層間絶縁膜上に形成され、かつ、前記プラグと電気的に接続された配線とを備える。そして、前記プラグは、（ｃ１）前記層間絶縁膜に形成されたコンタクトホールと、（ｃ２）前記コンタクトホールの内壁に形成されたバリア導体膜と、（ｃ３）前記バリア導体膜上に形成され、かつ、前記コンタクトホールを埋め込むように形成された第１導体膜とを有する。ここで、前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１０】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、（ｆ）化学的機械的研磨法により、前記第１導体膜の膜厚を薄くする工程とを備える。さらに、（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、薄膜化された前記第１導体膜、前記バリア導体膜および前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備える。このとき、前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１１】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程とを備える。さらに、（ｆ）化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜を除去して前記層間絶縁膜の上面を露出する工程とを備える。次に、（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備える。このとき、前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１２】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程とを備える。さらに、（ｆ）前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件での化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜と前記層間絶縁膜の一部を除去してプラグを形成する工程とを備える。このとき、前記（ｆ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１における半導体装置の構成を示す断面図である。
【図２】第１比較例におけるプラグの形状を示す断面図である。
【図３】第２比較例におけるプラグの形状を示す断面図である。
【図４】実施の形態１におけるプラグの形状を示す断面図である。
【図５】本来接続されない配線とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図６】プラグ突出し量と、規格化した配線ずれ量との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図７】規格化した配線リーク電流値と、累積率との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図８】配線とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図９】プラグ突出し量と、規格化した配線ずれ量との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図１０】規格化した配線抵抗値と、累積率との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図１１】リセス型プラグを形成したコンタクト層間絶縁膜上に層間絶縁膜を形成し、この層間絶縁膜に位置ずれのある配線溝を形成する工程を説明する断面図である。
【図１２】ドーム型プラグを形成したコンタクト層間絶縁膜上に層間絶縁膜を形成し、この層間絶縁膜に位置ずれのある配線溝を形成する工程を説明する断面図である。
【図１３】ドーム型プラグの寸法を示す断面図である。
【図１４】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】図１７に続く半導体装置の製造工程を示す断面図である。
【図１９】図１８に続く半導体装置の製造工程を示す断面図である。
【図２０】図１９に続く半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】図２１に続く半導体装置の製造工程を示す断面図である。
【図２３】図２２に続く半導体装置の製造工程を示す断面図である。
【図２４】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２５】図２４に続く半導体装置の製造工程を示す断面図である。
【図２６】半導体基板に形成される位置合わせマークの一例を示す断面図である。
【図２７】位置合わせマークにエロージョンが発生した状態を示す断面図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２１】
（実施の形態１）
本実施の形態１における半導体装置の構成について説明する。図１は、本実施の形態１における半導体装置の構成を示す断面図である。本実施の形態１における半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を有しており、それぞれの構成について説明する。
【００２２】
半導体基板１Ｓには素子を分離する素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩで分割された活性領域のうち、ｎチャネル型ＭＩＳＦＥＴＱ１を形成する領域（半導体基板１Ｓ内）には、ｐ型ウェルＰＷＬが形成されており、ｐチャネル型ＭＩＳＦＥＴＱ２を形成する領域（半導体基板１Ｓ内）には、ｎ型ウェルＮＷＬが形成されている。
【００２３】
ｎチャネル型ＭＩＳＦＥＴＱ１は、半導体基板１Ｓ内に形成されたｐ型ウェルＰＷＬ上にゲート絶縁膜ＧＯＸを有しており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ１が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ１は、低抵抗化のため、例えば、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳの積層膜から形成されている。
【００２４】
ゲート電極Ｇ１の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、浅いｎ型不純物拡散領域ＥＸ１が形成されている。サイドウォールＳＷは、例えば、酸化シリコン膜などの絶縁膜から形成されている。そして、浅いｎ型不純物拡散領域ＥＸ１の外側に深いｎ型不純物拡散領域ＮＲが形成され、この深いｎ型不純物拡散領域ＮＲの表面にコバルトシリサイド膜ＣＳが形成されている。
【００２５】
サイドウォールＳＷは、ｎチャネル型ＭＩＳＦＥＴＱ１の半導体領域であるソース領域およびドレイン領域をＬＤＤ構造とするために形成されたものである。すなわち、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域は、浅いｎ型不純物拡散領域ＥＸ１と深いｎ型不純物拡散領域ＮＲより形成されている。このとき、浅いｎ型不純物拡散領域ＥＸ１の不純物濃度は、深いｎ型不純物拡散領域ＮＲの不純物濃度よりも低くなっている。したがって、サイドウォールＳＷ下のソース領域およびドレイン領域を低濃度の浅いｎ型不純物拡散領域ＥＸ１とすることにより、ゲート電極Ｇ１の端部下における電界集中を抑制できる。
【００２６】
次に、ｐチャネル型ＭＩＳＦＥＴＱ２は、半導体基板１Ｓ内に形成されたｎ型ウェルＮＷＬ上にゲート絶縁膜ＧＯＸを有しており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ２が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ２は、低抵抗化のため、例えば、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳの積層膜から形成されている。
【００２７】
ゲート電極Ｇ２の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、浅いｐ型不純物拡散領域ＥＸ２が形成されている。サイドウォールＳＷは、例えば、酸化シリコン膜などの絶縁膜から形成されている。そして、浅いｐ型不純物拡散領域ＥＸ２の外側に深いｐ型不純物拡散領域ＰＲが形成され、この深いｐ型不純物拡散領域ＰＲの表面にコバルトシリサイド膜ＣＳが形成されている。
【００２８】
サイドウォールＳＷは、ｐチャネル型ＭＩＳＦＥＴＱ２の半導体領域であるソース領域およびドレイン領域をＬＤＤ構造とするために形成されたものである。すなわち、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域は、浅いｐ型不純物拡散領域ＥＸ２と深いｐ型不純物拡散領域ＰＲより形成されている。このとき、浅いｐ型不純物拡散領域ＥＸ２の不純物濃度は、深いｐ型不純物拡散領域ＰＲの不純物濃度よりも低くなっている。したがって、サイドウォールＳＷ下のソース領域およびドレイン領域を低濃度の浅いｐ型不純物拡散領域ＥＸ２とすることにより、ゲート電極Ｇ２の端部下における電界集中を抑制できる。
【００２９】
以上のようにして、半導体基板１Ｓ上にｎチャネル型ＭＩＳＦＥＴＱ１およびｐチャネル型ＭＩＳＦＥＴＱ２が形成されている。このｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を覆うように、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されており、このコンタクト層間絶縁膜ＣＩＬを貫通するようにコンタクトホールＣＮＴが形成されている。コンタクトホールＣＮＴは、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域やドレイン領域や、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域やドレイン領域に達するように形成されており、このコンタクトホールＣＮＴ内にプラグＰＬＧが形成されている。プラグＰＬＧは、コンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜（チタン膜とチタン膜上に形成された窒化チタン膜）よりなるバリア導体膜ＢＦ１と、タングステン膜ＷＦとを埋め込むことにより形成されている。
【００３０】
そして、プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１も、例えば、酸化シリコン膜から形成されている。層間絶縁膜ＩＬ１には配線溝が形成されており、この配線溝を埋め込むように配線Ｌ１が形成されている。配線Ｌ１は、例えば、タンタル／窒化タンタル膜（窒化タンタル膜と、窒化タンタル膜上のタンタル膜）よりなるバリア導体膜ＢＦ２と銅膜ＣＦとを配線溝に埋め込むことにより形成されている。このようにして、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域や、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域は、プラグＰＬＧを介して配線Ｌ１と電気的に接続されていることになる。
【００３１】
ここで、本実施の形態１の特徴は、プラグＰＬＧの形状に工夫を施した点にある。具体的に、プラグＰＬＧの上面形状を上に凸のドーム形状にする点が本実施の形態１の特徴点である。このようにプラグＰＬＧを形成することにより、半導体装置における電気的特性の信頼性を向上することができる。以下では、比較例と対比しながら、本実施の形態１におけるプラグＰＬＧによれば、半導体装置における電気的特性の信頼性を向上できることについて説明する。
【００３２】
まず、第１比較例におけるプラグＰＬＧ１の構造について説明する。図２は、第１比較例におけるプラグＰＬＧ１の構造を示す断面図である。図２において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ１が形成されている。このとき、第１比較例におけるプラグＰＬＧ１は、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも凹んだ形状をしている。
【００３３】
プラグＰＬＧ１の上面とコンタクト層間絶縁膜ＣＩＬの表面（上面）が一直線状になるように形成されることが望ましいが、プラグＰＬＧ１を形成する際に、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）を使用するため、プラグＰＬＧ１の上面をコンタクト層間絶縁膜ＣＩＬの表面（上面）に合わせるようにしても、実際には、図２に示すように、プラグＰＬＧ１の上面は、コンタクト層間絶縁膜ＣＩＬの表面から凹んだ形状となる。つまり、通常のプラグ形成工程では、プラグＰＬＧ１の上面をコンタクト層間絶縁膜ＣＩＬの上面と合わせるようにしても、プラグＰＬＧの上面がコンタクト層間絶縁膜ＣＩＬの上面から凹んだ形状となってしまう。
【００３４】
このメカニズムは以下に示すようなものである。例えば、コンタクト層間絶縁膜ＣＩＬ上にコンタクトホールＣＮＴを形成した後、このコンタクトホールＣＮＴ内を含むコンタクト層間絶縁膜ＣＩＬ上にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成する。そして、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦとバリア導体膜ＢＦ１とをＣＭＰ法によって除去する。これにより、コンタクトホールＣＮＴ内にだけバリア導体膜ＢＦ１とタングステン膜ＷＦを埋め込んだプラグＰＬＧ１を形成することができる。このとき、コンタクトホールＣＮＴの表面では、ＣＭＰによる機械的研磨圧力がかかるため、コンタクトホールＣＮＴの表面に形成されているタングステン膜ＷＦが過剰に削られてしまう。この現象はディッシングと呼ばれ、このディッシングにより、プラグＰＬＧ１の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹んでしまうのである。以上のようにして、通常の工程で形成されるプラグＰＬＧ１は、上面が凹んだ形状となる。この上面が凹んだ形状のプラグＰＬＧ１を第１比較例のプラグとする。以下では、上面が凹んだ形状のプラグＰＬＧ１をリセス型プラグと呼ぶことにする。
【００３５】
次に、第２比較例におけるプラグＰＬＧ２の構造について説明する。図３は、第２比較例におけるプラグＰＬＧ２の構造を示す断面図である。図３において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ２が形成されている。このとき、第２比較例におけるプラグＰＬＧ２は、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した形状をしている。
【００３６】
この第２比較例におけるプラグＰＬＧ２は、第１比較例におけるプラグＰＬＧ１を改善する目的でなされたものである。すなわち、第１比較例におけるプラグＰＬＧ１では、上面がコンタクト層間絶縁膜ＣＩＬの表面よりも凹んだ形状となる。そこで、第２比較例におけるプラグＰＬＧ２では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面から低くならないように加工している。以下に、この加工方法について説明する。
【００３７】
例えば、層間絶縁膜ＣＩＬ上にコンタクトホールＣＮＴを形成した後、このコンタクトホールＣＮＴ内を含むコンタクト層間絶縁膜ＣＩＬ上にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成する。そして、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦとバリア導体膜ＢＦ１とをＣＭＰ法によって除去する。これにより、コンタクトホールＣＮＴ内にだけバリア導体膜ＢＦ１とタングステン膜ＷＦを埋め込んだプラグＰＬＧ２を形成することができる。このとき、コンタクトホールＣＮＴの表面では、ＣＭＰによる機械的研磨圧力がかかるため、コンタクトホールＣＮＴの表面に形成されているタングステン膜ＷＦが過剰に削られてしまう。つまり、ディッシングにより、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹んでしまうのである。そこで、第２比較例では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹まないようにするため、プラグＰＬＧ２を形成した後、コンタクト層間絶縁膜ＣＩＬをエッチングする。これにより、図３に示すように、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも高くなる。つまり、第２比較例では、コンタクト層間絶縁膜ＣＩＬの上面からプラグＰＬＧ２の一部が突出した構造となる。このように第２比較例では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも突出した構造となるが、コンタクト層間絶縁膜ＣＩＬだけをエッチングするため、プラグＰＬＧ２の上面形状はディッシングによる凹み形状が維持される。したがって、第２比較例におけるプラグＰＬＧ２の構造は、コンタクト層間絶縁膜ＣＩＬからプラグＰＬＧ２の上端部が突出した構造となる一方、突出したプラグＰＬＧ２の上面がディッシングによる凹みを反映して王冠形状となる。この王冠形状のプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも低くなっている。この王冠形状のプラグＰＬＧ２を第２比較例のプラグとする。以下では、王冠形状のプラグＰＬＧ２を王冠型プラグと呼ぶことにする。
【００３８】
続いて、本実施の形態におけるプラグＰＬＧの構造について説明する。図４は、本実施の形態におけるプラグＰＬＧの構造を示す断面図である。図４において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ２が形成されている。このとき、本実施の形態１におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、本実施の形態１におけるプラグＰＬＧは、上面が上に凸の曲線で形成されており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。
【００３９】
このように本実施の形態１におけるプラグＰＬＧは、第２比較例におけるプラグＰＬＧ２と同様に、コンタクト層間絶縁膜ＣＩＬの上面からプラグ（プラグＰＬＧ、プラグＰＬＧ２）の上端部が突出している。ただし、本実施の形態１におけるプラグＰＬＧと、第２比較例におけるプラグＰＬＧ２との相違点は、コンタクト層間絶縁膜ＣＩＬから突出しているプラグの上端部の形状である。つまり、第２比較例におけるプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬから突出している上端部の形状が王冠形状をしているのに対し、本実施の形態１におけるプラグＰＬＧでは、コンタクト層間絶縁膜ＣＩＬから突出している上端部の形状が上に凸のドーム形状をしている。言い換えれば、第２比較例におけるプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬの上面の高さよりバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さがバリア導体膜ＢＦ１の上端部の高さよりも低くなっている。これに対し、本実施の形態１におけるプラグＰＬＧでは、コンタクト層間絶縁膜ＣＩＬの上面の高さよりバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さがバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。以下では、ドーム形状のプラグＰＬＧをドーム型プラグと呼ぶことにする。
【００４０】
以上のように、第１比較例はリセス型プラグ（プラグＰＬＧ１）となっており、第２比較例は王冠型プラグ（ＰＬＧ２）となっている。そして、本実施の形態１はドーム型プラグ（プラグＰＬＧ）となっている。ここで、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）では、半導体装置の電気的特性に与える影響が異なる。具体的には、ドーム型プラグ（プラグＰＬＧ）がリセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）よりも半導体装置の電気的特性を向上することができる。このことについて図面を参照しながら説明する。
【００４１】
プラグの上層には配線層が形成されて、配線とプラグが電気的に接続されるが、このプラグ上に形成される配線は複数形成される。つまり、プラグ上に形成される配線は、プラグと接続される配線と、プラグとは接続されない配線が存在する。例えば、隣接して複数の配線が形成されている場合、この複数の配線のうち特定の配線とプラグが電気的に接続される。そして、特定の配線と隣接する配線がプラグと接続されない場合がある。このとき、半導体装置の微細化に伴って、隣接する配線間の距離が小さくなると、プラグと接続しない配線とプラグとの間の距離が小さくなる。さらに、配線はフォトリソグラフィ技術によるパターニングで形成されるが、フォトリソグラフィ技術ではパターンずれが生じる。したがって、フォトリソグラフィ技術のパターンずれによって、プラグと、本来プラグと接続されない配線が接触することが起こりえる。この場合、本来プラグと接続されない配線とプラグとの間にリーク電流が流れることになり、半導体装置の電気的特性を劣化させることになる。このことから、フォトリソグラフィ技術のパターンずれが生じても、本来プラグと接続されない配線とプラグが接触しにくい構造をプラグが有していることが望ましい。
【００４２】
図５は、本来接続されない配線Ｌ１とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグ（プラグＰＬＧ１）を使用した場合、王冠型プラグ（プラグＰＬＧ２）を使用した場合、ドーム型プラグ（プラグＰＬＧ）を使用した場合を比較して示す図である。図５において、左側にリセス型プラグ（プラグＰＬＧ１）を使用した場合を示し、中央に王冠型プラグ（プラグＰＬＧ２）を使用した場合を示している。そして、右側にドーム型プラグ（プラグＰＬＧ）を使用した場合を示している。なお、図５では、プラグと、本来プラグと接続されない配線Ｌ１との位置関係をわかりやすくするために、プラグと接続される配線の図示は省略している。
【００４３】
図５から定性的に王冠型プラグ（プラグＰＬＧ２）よりもドーム型プラグ（プラグＰＬＧ）のほうが、本来接続されない配線Ｌ１と接触しにくくなっていることがわかる。まず、図５の中央に示されている王冠型プラグ（プラグＰＬＧ２）と、本来接続されない配線Ｌ１との位置関係について説明する。図５の中央に示すように、コンタクト層間絶縁膜ＣＩＬに王冠型プラグ（プラグＰＬＧ２）が形成されており、この王冠型プラグ（プラグＰＬＧ２）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有する王冠型プラグ（プラグＰＬＧ２）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、王冠型プラグ（プラグＰＬＧ２）の突出している上端部は、上部に進むにつれて外側に向って広がる王冠形状をしている。一方、本来プラグと接続されない配線Ｌ１も上側に向って広がる形状をしている。このことから、コンタクト層間絶縁膜ＣＩＬの上面における王冠型プラグ（プラグＰＬＧ２）と配線Ｌ１との距離ｌ１が大きくても接触することがわかる。つまり、王冠型プラグ（プラグＰＬＧ２）では、本来接続されない配線Ｌ１の位置がわずかにずれただけでも、王冠型プラグ（プラグＰＬＧ２）と配線Ｌ１が接触してしまうことがわかる。すなわち、王冠型プラグ（プラグＰＬＧ２）では、本来接続されない配線Ｌ１の位置ずれが小さくても接触する可能性が高く、ショート不良に対する配線Ｌ１の位置ずれマージンが小さくなることがわかる。
【００４４】
次に、図５の右側に示されているドーム型プラグ（プラグＰＬＧ）と、本来接続されない配線Ｌ１との位置関係について説明する。図５の右側に示すように、コンタクト層間絶縁膜ＣＩＬにドーム型プラグ（プラグＰＬＧ）が形成されており、このドーム型プラグ（プラグＰＬＧ）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有するドーム型プラグ（プラグＰＬＧ）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、ドーム型プラグ（プラグＰＬＧ）の突出している上端部は上に凸のドーム形状をしており、王冠型プラグ（プラグＰＬＧ２）の突出している上端部のように、上部に進むにつれて外側に向って広がる形状をしていない。したがって、コンタクト層間絶縁膜ＣＩＬの上面におけるドーム型プラグ（プラグＰＬＧ）と配線Ｌ１との距離ｌ２が小さくても接触しにくいことがわかる。つまり、ドーム型プラグ（プラグＰＬＧ）では、本来接続されない配線Ｌ１の位置が大きくずれたとしても、ドーム型プラグ（プラグＰＬＧ）と配線Ｌ１が接触しにくくなっていることがわかる。つまり、ドーム型プラグ（プラグＰＬＧ）では、本来接続されない配線Ｌ１の位置ずれが大きくなっても接触する可能性が低く、ショート不良に対する配線Ｌ１の位置ずれマージンを大きくとれることがわかる。
【００４５】
以上のことから、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、本来接続されない配線Ｌ１とのショート不良が起きにくい構造であることがわかる。言い換えれば、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、本来接続されない配線Ｌ１の位置ずれに対するマージンを大きくとることができる。このことは、フォトリソグラフィ技術による配線Ｌ１の位置ずれが起こっても、プラグと、本来接続されない配線Ｌ１とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることを意味している。すなわち、本実施の形態１のようなドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、本来接続されない配線Ｌ１の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動を抑制することができる。
【００４６】
以下では、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線ずれのマージンを大きくとれることを検証した結果を示す。図６は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、プラグ突出し量（ｎｍ）と規格化した配線ずれ量との関係を示すグラフである。図６において、横軸は、プラグのコンタクト層間絶縁膜ＣＩＬからの突出し量を示しており、縦軸は、本来プラグと接続されない配線の形成位置が設計値からずれた場合であっても、プラグと配線が接触しない配線ずれ量を規格化して示している。したがって、配線ずれ量が大きいということは、本来プラグと接続されない配線とプラグが接触するまでの配線ずれ量が大きいことを意味しており、本来プラグと接続されない配線とプラグが接触しにくいことを示している。つまり、縦軸に示す配線ずれ量が大きくなれば、本来プラグと接続されない配線とプラグが接触しにくくなり、ショート不良、言い換えれば、リーク電流の増大を抑制できることを意味している。なお、図６において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００４７】
以上のことを考慮して図６を見ると、ドーム型プラグ（プラグＰＬＧ）の配線ずれ量がリセス型プラグ（プラグＰＬＧ１）の配線ずれ量や王冠型プラグ（ＰＬＧ２）の配線ずれ量よりも大きくなっていることがわかる。これにより、ドーム型プラグ（プラグＰＬＧ）は、リセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）に比べて、本来プラグと接続されない配線とプラグが接触するまでの配線ずれ量が大きく、本来プラグと接続されない配線とプラグが接触しにくいことがわかる。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００４８】
次に、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線リーク電流値のばらつきを小さくできることを検証した結果を示す。図７は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、規格化した配線リーク電流値と累積率との関係を示すグラフである。図７において、横軸は、規格化した配線リーク電流値を示しており、縦軸は、検査対象の累積率を示している。累積率とは、例えば、１０００個の半導体チップを検査対象としたときに、累積率５０％とは、５００個の半導体チップにおける配線リーク電流値のばらつきを示しており、累積率１００％とは、１０００個の半導体チップにおける配線リーク電流値のばらつきを示している。この図７に示すグラフでは、グラフのプロットが垂直に立っているほどばらつきが少ないことを意味し、かつ、左側にシフトするほど配線リーク電流値が少なくなることを意味している。なお、図７において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００４９】
以上のことを考慮して図７を見ると、まず、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も垂直に立っていることがわかる。これは、ドーム型プラグ（プラグＰＬＧ）を使用すると、配線リーク電流値のばらつきを小さくできることを意味している。つまり、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、本来接続されない配線の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動（例えば、配線リーク電流値）を抑制することができることがわかる。
【００５０】
さらに、図７からドーム型プラグ（プラグＰＬＧ）の配線リーク電流値の絶対値が最も少なくなっている。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００５１】
このように、フォトリソグラフィ技術による配線の形成位置ずれが生じても、本来プラグと接続されない配線とプラグとの間のリーク電流を低減することと配線リーク電流値のばらつきを低減する観点から、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も優れていることがわかる。
【００５２】
次に、ドーム型プラグ（プラグＰＬＧ）がリセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）よりも半導体装置の電気的特性を向上することができる一例として、プラグと、このプラグと電気的に接続される配線との間の配線抵抗を例に挙げて説明する。
【００５３】
通常、プラグ上には配線が形成されており、プラグと配線が電気的に接続されている。配線はフォトリソグラフィ技術によるパターニングで形成されるが、フォトリソグラフィ技術ではパターンずれが生じる。したがって、フォトリソグラフィ技術のパターンずれによって、プラグと配線との接触面積が変化することが生じる。この場合、配線とプラグとの間の配線抵抗が変化することになり、半導体装置の電気的特性を劣化させることになる。このことから、フォトリソグラフィ技術のパターンずれが生じても、プラグと配線との間の配線抵抗が変化しにくい構造をプラグが有していることが望ましい。
【００５４】
図８は、配線Ｌ１とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグ（プラグＰＬＧ１）を使用した場合、王冠型プラグ（プラグＰＬＧ２）を使用した場合、ドーム型プラグ（プラグＰＬＧ）を使用した場合を比較して示す図である。図８において、左側にリセス型プラグ（プラグＰＬＧ１）を使用した場合を示し、中央に王冠型プラグ（プラグＰＬＧ２）を使用した場合を示している。そして、右側にドーム型プラグ（プラグＰＬＧ）を使用した場合を示している。
【００５５】
まず、図８の中央に示されている王冠型プラグ（プラグＰＬＧ２）と、接続する配線Ｌ１との位置関係について説明する。図８の中央に示すように、コンタクト層間絶縁膜ＣＩＬに王冠型プラグ（プラグＰＬＧ２）が形成されており、この王冠型プラグ（プラグＰＬＧ２）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有する王冠型プラグ（プラグＰＬＧ２）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、王冠型プラグ（プラグＰＬＧ２）の突出している上端部は、上部に進むにつれて外側に向って広がる王冠形状をしている。したがって、例えば、図８の中央に示すように、王冠型プラグ（プラグＰＬＧ２）の位置から配線Ｌ１の位置が左側にずれる場合を考える。この場合、配線Ｌ１を形成するための配線溝の内部に王冠型プラグ（プラグＰＬＧ２）の鋭角状に突出している上端部が食い込むようになる。この結果、配線溝に充分に銅膜を埋め込むことができずにボイドＶＯＤが発生するおそれが高くなる。このようなボイドＶＯＤが発生すると、配線抵抗が大きく変化してしまう。つまり、王冠型プラグ（プラグＰＬＧ２）では、王冠型プラグ（プラグＰＬＧ２）と接続される配線Ｌ１の位置がわずかにずれただけでも、配線抵抗が大きくなってしまう可能性があることがわかる。つまり、王冠型プラグ（プラグＰＬＧ２）では、配線Ｌ１の位置ずれが小さくても配線抵抗が大きく変化する可能性が高く、配線抵抗の変化に対する配線Ｌ１の位置ずれマージンが小さくなることがわかる。
【００５６】
次に、図８の右側に示されているドーム型プラグ（プラグＰＬＧ）と、配線Ｌ１との位置関係について説明する。図８の右側に示すように、コンタクト層間絶縁膜ＣＩＬにドーム型プラグ（プラグＰＬＧ）が形成されており、このドーム型プラグ（プラグＰＬＧ）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有するドーム型プラグ（プラグＰＬＧ）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、ドーム型プラグ（プラグＰＬＧ）の突出している上端部は上に凸のドーム形状をしており、王冠型プラグ（プラグＰＬＧ２）の突出している上端部のように、上部に進むにつれて外側に向って広がる形状をしていない。言い換えれば、ドーム型プラグ（プラグＰＬＧ）では、鋭角状に突出している部分が存在しない。このことから、配線Ｌ１の位置ずれが生じても、配線溝に充分に銅膜を埋め込むことができ、ボイドＶＯＤの発生するおそれが低くなる。したがって、配線抵抗の変化も王冠型プラグ（プラグＰＬＧ２）ほど大きくならない。つまり、ドーム型プラグ（プラグＰＬＧ）では、ドーム型プラグ（プラグＰＬＧ）と接続される配線Ｌ１の位置が多少ずれたとしても、王冠型プラグ（プラグＰＬＧ２）ほど配線抵抗の変化が大きくなることはない。つまり、ドーム型プラグ（プラグＰＬＧ）では、配線Ｌ１の位置ずれが生じても配線抵抗の変化は小さく、配線抵抗の変化に対する配線Ｌ１の位置ずれマージンを大きくとることができる。
【００５７】
以上のことから、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線Ｌ１とプラグとの間の配線抵抗の変化が生じにくい構造であることがわかる。言い換えれば、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線Ｌ１の位置ずれに対するマージンを大きくとることができる。このことは、フォトリソグラフィ技術による配線Ｌ１の位置ずれが起こっても、プラグと配線Ｌ１との配線抵抗の増加を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることを意味している。すなわち、本実施の形態１のようなドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、配線Ｌ１の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動を抑制することができる。
【００５８】
以下では、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線ずれのマージンを大きくとれることを検証した結果を示す。図９は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、プラグ突出し量（ｎｍ）と規格化した配線ずれ量との関係を示すグラフである。図９において、横軸は、プラグのコンタクト層間絶縁膜ＣＩＬからの突出し量を示しており、縦軸は、プラグと接続される配線の形成位置が設計値からずれた場合であっても、プラグと配線との間の配線抵抗を所定範囲にすることができる配線ずれ量を規格化して示している。したがって、配線ずれ量が大きいということは、配線とプラグとの間の配線抵抗が所定範囲を超える配線ずれ量が大きいことを意味しており、配線とプラグとの間の配線抵抗の変化が少ないことを示している。なお、図６において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００５９】
以上のことを考慮して図９を見ると、ドーム型プラグ（プラグＰＬＧ）の配線ずれ量は、リセス型プラグ（プラグＰＬＧ１）の配線ずれ量とほぼ同等であるが、王冠型プラグ（ＰＬＧ２）の配線ずれ量よりも大きくなっていることがわかる。これにより、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線とプラグとの間の配線抵抗が所定範囲を超えるまでの配線ずれ量が大きく、配線とプラグとの間の配線抵抗が変化しにくいことがわかる。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を小さくすることができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００６０】
次に、王冠型プラグ（プラグＰＬＧ２）よりも、ドーム型プラグ（プラグＰＬＧ）が配線リーク電流値のばらつきを小さくできることを検証した結果を示す。図１０は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、規格化した配線抵抗値と累積率との関係を示すグラフである。図１０において、横軸は、規格化した配線抵抗値を示しており、縦軸は、検査対象の累積率を示している。累積率とは、例えば、１０００個の半導体チップを検査対象としたときに、累積率５０％とは、５００個の半導体チップにおける配線抵抗値のばらつきを示しており、累積率１００％とは、１０００個の半導体チップにおける配線抵抗値のばらつきを示している。この図１０に示すグラフでは、グラフのプロットが垂直に立っているほど、ばらつきが少ないことを意味し、かつ、左側にシフトするほど配線抵抗値が少なくなることを意味している。なお、図１０において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００６１】
以上のことを考慮して図１０を見ると、まず、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の間で、傾きに差異がないことから、配線抵抗のばらつきについては同等であると考えられる。
【００６２】
一方、図１０からドーム型プラグ（プラグＰＬＧ）の配線抵抗値の絶対値が王冠型プラグ（プラグＰＬＧ２）の配線抵抗値よりも少なくなっている。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグ（プラグＰＬＧ２）よりも充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。
【００６３】
このように、フォトリソグラフィ技術による配線の形成位置ずれが生じても、プラグと接続される配線とプラグとの間の配線抵抗の変化を小さくする観点から、王冠型プラグ（プラグＰＬＧ２）よりも、ドーム型プラグ（プラグＰＬＧ）の方が優れていることがわかる。
【００６４】
次に、リセス型プラグ（プラグＰＬＧ１）に比べて、ドーム型プラグ（プラグＰＬＧ）のほうが優れている利点について説明する。図１１は、リセス型プラグ（プラグＰＬＧ１）を形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成し、この層間絶縁膜ＩＬ１に位置ずれのある配線溝ＷＤ１を形成する工程を説明する断面図である。図１１に示すように、リセス型プラグ（プラグＰＬＧ１）では、プラグＰＬＧ１の表面がコンタクト層間絶縁膜ＣＩＬよりも凹んでいるので、配線溝ＷＤ１の深さもプラグＰＬＧ１の上面が凹んでいない場合よりも深い深さｄ１まで形成する必要がある。すなわち、層間絶縁膜ＩＬ１に形成する配線溝ＷＤ１の深さｄ１を深くするために、層間絶縁膜ＩＬ１のエッチング時間を長くする必要がある。例えば、酸化シリコン膜から形成される層間絶縁膜ＩＬ１のエッチングはプラズマを使用したドライエッチングが用いられる。このため、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成するドライエッチングで、配線溝ＷＤ１の内壁に露出する層間絶縁膜ＩＬ１の表面はプラズマによるダメージを余計に受けることになる。すると、配線溝ＷＤ１を形成した層間絶縁膜ＩＬ１の信頼性低下を招くことになる。
【００６５】
これに対し、図１２は、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）を形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成し、この層間絶縁膜ＩＬ１に位置ずれのある配線溝ＷＤ１を形成する工程を説明する断面図である。図１２に示すように、ドーム型プラグ（プラグＰＬＧ）では、プラグＰＬＧの表面がコンタクト層間絶縁膜ＣＩＬよりも上に凸状に膨らんでいるので、配線溝ＷＤ１の深さは、プラグＰＬＧ１の上面が上に凸状に膨らんでいない場合よりも浅い深さｄ２まで形成すればよい。すなわち、層間絶縁膜ＩＬ１に形成する配線溝ＷＤ１の深さｄ２は、リセス型プラグ（プラグＰＬＧ１）を形成する場合の深さｄ１に比べて浅くなるため、層間絶縁膜ＩＬ１のエッチング時間を短くすることができる。この結果、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成する際、配線溝ＷＤ１の内壁に露出する層間絶縁膜ＩＬ１の表面でのプラズマダメージを低減することができる。したがって、本実施の形態１によれば、配線溝ＷＤ１の形成位置がずれた場合であっても、層間絶縁膜ＩＬ１の表面に与えるプラズマダメージを低減することができ、半導体装置の信頼性を向上することができる。
【００６６】
本実施の形態１では、ドーム型プラグ（プラグＰＬＧ）を形成する点に特徴があるが、このドーム型プラグ（プラグＰＬＧ）において、コンタクト層間絶縁膜ＣＩＬから上に凸状に膨らんでドーム形状となっている上端部の具体的な寸法について説明する。図１３は、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）の構造を示す断面図である。図１３において、ドーム型プラグ（プラグＰＬＧ）に形成されている上に凸状に膨らんでいるドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離は、例えば、１ｎｍ〜１００ｎｍである。このドーム型プラグ（プラグＰＬＧ）の突出部は主にコンタクト層間絶縁膜ＣＩＬを研磨することにより形成されるものであり、コンタクト層間絶縁膜ＣＩＬの研磨量の領域によるばらつきを考慮すると、例えば、１ｎｍ〜１００ｎｍ程度となる。例えば、コンタクト層間絶縁膜ＣＩＬの研磨量のばらつきを例えば、研磨量の１０％とすると、１００ｎｍのコンタクト層間絶縁膜ＣＩＬを研磨する場合、ばらつきは１０ｎｍとなる。この１０ｎｍ程度であれば、形成される突出部のばらつきも問題ない程度に抑えることができる。
【００６７】
さらに、ドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離を、１００ｎｍ以下とするのは別の理由もある。例えば、コンタクト層間絶縁膜ＣＩＬの研磨量を増加させるということは、予め堆積させるコンタクト層間絶縁膜ＣＩＬの膜厚も厚くすることを意味している。この場合、厚いコンタクト層間絶縁膜ＣＩＬにコンタクトホールを形成して、このコンタクトホールにタングステン膜を埋め込むことによりプラグＰＬＧを形成するが、コンタクトホールのアスペクト比（高さ／底面の長さ）が大きくなって、タングステン膜を充分に埋め込むことが難しくなる。つまり、コンタクト層間絶縁膜ＣＩＬの厚さを研磨する量を見込んで厚く形成すると、プラグＰＬＧの形成が困難となるのである。このようなことから、コンタクト層間絶縁膜ＣＩＬの研磨量を１００ｎｍ以下にしている。この結果、ドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離は、例えば、１ｎｍ〜１００ｎｍとなる。
【００６８】
このドーム型プラグ（プラグＰＬＧ）の特徴は、コンタクト層間絶縁膜ＣＩＬの表面よりもバリア導体膜ＢＦ１の上端部の高さが高く、このバリア導体膜ＢＦ１の上端部の高さよりもタングステン膜ＷＦの上端部（頂上部）の高さが高くなるように、上に凸のドーム形状が形成されている点にある。したがって、コンタクト層間絶縁膜ＣＩＬとバリア導体膜ＢＦ１の上端部との間の高さや、バリア導体膜ＢＦ１の上端部とタングステン膜ＷＦの上端部との間の高さも規定する必要がある。具体的に、コンタクト層間絶縁膜ＣＩＬとバリア導体膜ＢＦ１の上端部との間の高さは、例えば、０．１ｎｍ〜５０ｎｍであり、バリア導体膜ＢＦ１の上端部とタングステン膜ＷＦの上端部との間の高さも、例えば、０．１ｎｍ〜５０ｎｍである。
【００６９】
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
【００７０】
まず、通常の半導体製造技術を使用することにより、図１４に示すように、半導体基板１Ｓ上に複数のＭＩＳＦＥＴを形成する。この複数のＭＩＳＦＥＴには、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２が含まれる。続いて、図１５に示すように、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を形成した半導体基板１Ｓ上にコンタクト層間絶縁膜ＣＩＬを形成する。このコンタクト層間絶縁膜ＣＩＬは、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２とを覆うように形成される。具体的に、コンタクト層間絶縁膜ＣＩＬは、例えば、オゾンとＴＥＯＳとを原料に使用した熱ＣＶＤ法により形成されるオゾンＴＥＯＳ膜と、ＴＥＯＳを原料に使用したプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜との積層膜から形成されている。なお、オゾンＴＥＯＳ膜の下層に、例えば、窒化シリコン膜よりなるエッチングストッパ膜を形成してもよい。
【００７１】
コンタクト層間絶縁膜ＣＩＬをＴＥＯＳ膜から形成する理由は、ＴＥＯＳ膜が下地段差に対する被覆性のよい膜であるからである。コンタクト層間絶縁膜ＣＩＬを形成する下地は、半導体基板１ＳにＭＩＳＦＥＴが形成された凹凸のある状態である。つまり、半導体基板１ＳにＭＩＳＦＥＴが形成されているので、半導体基板１Ｓの表面にはゲート電極が形成されて凹凸のある下地となっている。したがって、凹凸のある段差に対して被覆性のよい膜でないと、微細な凹凸を埋め込むことができず、ボイドなどの発生原因となる。そこで、コンタクト層間絶縁膜ＣＩＬには、ＴＥＯＳ膜が使用される。なぜなら、ＴＥＯＳを原料とするＴＥＯＳ膜では、原料であるＴＥＯＳが酸化シリコン膜となる前に中間体を作り、成膜表面で移動しやすくなるため、下地段差に対する被覆性が向上するからである。
【００７２】
次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬにコンタクトホールＣＮＴを形成する。このコンタクトホールＣＮＴは、コンタクト層間絶縁膜ＣＩＬを貫通して、半導体基板１Ｓに形成されているｎチャネル型ＭＩＳＦＥＴＱ１やｐチャネル型ＭＩＳＦＥＴＱ２のソース領域あるいはドレイン領域に達するように加工される。
【００７３】
続いて、図１７に示すように、コンタクト層間絶縁膜ＣＩＬに形成したコンタクトホールＣＮＴに金属膜を埋め込むことによりプラグＰＬＧを形成する。具体的には、コンタクトホールＣＮＴを形成したコンタクト層間絶縁膜ＣＩＬ上に、例えば、スパッタリングを使用してバリア導体膜ＢＦ１となるチタン／窒化チタン膜（チタン膜とチタン膜上に形成された窒化チタン膜）を形成する。このチタン／窒化チタン膜は、タングステン膜を構成するタングステンがシリコン中へ拡散することを防止するために設けられている膜で、このタングステン膜が構成される際のＷＦ６（フッ化タングステン）を還元処理するＣＶＤ法において、フッ素アタックがコンタクト層間絶縁膜ＣＩＬや半導体基板１Ｓになされてダメージを与えることを防ぐためのものである。なお、バリア導体膜ＢＦ１として、チタン／窒化チタン膜のほか、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む単層膜や積層膜から構成してもよい。
【００７４】
そして、バリア導体膜ＢＦ１上にタングステン膜ＷＦを形成する。これにより、コンタクトホールＣＮＴの内壁（側壁および底面）にバリア導体膜ＢＦ１が形成され、このバリア導体膜ＢＦ１上でコンタクトホールＣＮＴを埋め込むようにタングステン膜ＷＦが形成される。
【００７５】
次に、図１８に示すように、化学的機械的研磨法（ＣＭＰ法）による第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦの膜厚を薄くする。このとき、第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くする条件で、タングステン膜ＷＦの膜厚を薄くする。このようにコンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くすることにより、短時間でタングステン膜ＷＦの膜厚を薄くすることができる。具体的に、第１研磨工程では、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下の第１スラリを使用して化学的機械的研磨を実施する。この結果、第１スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である研磨を実現することができる。
【００７６】
続いて、図１９に示すように、化学的機械的研磨法による第２研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を完全に除去するとともに、コンタクトホールＣＮＴ内にバリア導体膜ＢＦ１とタングステン膜ＷＦを残存させることによりプラグＰＬＧを形成する。つまり、第１研磨工程を実施した後、さらに、化学的機械的研磨法により、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を遅くする条件で、薄膜化されたタングステン膜、バリア導体膜ＢＦ１およびコンタクト層間絶縁膜ＣＩＬの一部を除去し、かつ、コンタクトホールＣＮＴにバリア導体膜ＢＦ１とタングステン膜ＷＦを残存させることによりプラグを形成する。このとき形成されるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００７７】
具体的に、ドーム型プラグ（プラグＰＬＧ２）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００７８】
第２研磨工程では、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現している。このことは、タングステン膜の研磨速度よりもコンタクト層間絶縁膜ＣＩＬの研磨速度が速いことを意味している。したがって、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦが除去された後、コンタクトホールＣＮＴ内に埋め込まれているタングステン膜ＷＦの研磨量よりも、コンタクトホールＣＮＴを囲むコンタクト層間絶縁膜ＣＩＬの研磨量の方が大きくなり、この結果、コンタクト層間絶縁膜ＣＩＬの表面よりもコンタクトホールＣＮＴ内に埋め込まれたバリア導体膜ＢＦ１とタングステン膜ＷＦの上端部の高さが高くなる。さらに、第２研磨工程では、タングステン膜ＷＦも削れる条件で研磨しているので、タングステン膜ＷＦおよびバリア導体膜ＢＦ１の角部もラウンドするように研磨されて、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００７９】
このとき、バリア導体膜ＢＦ１の上端部の高さがコンタクト層間絶縁膜ＣＩＬよりも高くなるのは、第２研磨工程で使用する第２スラリに含まれる過酸化水素はバリア導体膜ＢＦ１であるチタン／窒化チタン膜を溶かさないからである。すなわち、第２研磨工程は、砥粒による機械的研磨と、溶液（過酸化水素）による化学反応による化学的研磨の両方が使用されるが、バリア導体膜ＢＦ１は過酸化水素に溶解しないので、第２研磨工程におけるバリア導体膜ＢＦ１の研磨は、砥粒による機械的研磨が主体となる。機械的研磨では、コンタクト層間絶縁膜ＣＩＬの上面よりも下側までバリア導体膜ＢＦ１を研磨することは困難となることから、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面の高さよりも高くなるのである。
【００８０】
また、第２研磨工程で、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である条件としているのは以下に示す理由による。すなわち、１未満としているのは、タングステン膜ＷＦの研磨速度よりもコンタクト層間絶縁膜ＣＩＬの研磨速度を速くすることにより、上に凸のドーム形状を形成する必要があるためである。このとき、タングステン膜ＷＦの研磨速度は初期段階で１未満になるように設定されるが、タングステン膜ＷＦの研磨時間が長くなるにつれて、研磨表面の温度が上昇して研磨速度が速くなる性質がある。したがって、初期段階で１未満の研磨速度になるように設定しても、研磨時間が長くなると、１以上になることがある。しかし、初期段階での研磨速度を１未満にすることで、タングステン膜ＷＦの研磨速度がコンタクト層間絶縁膜ＣＩＬの研磨速度よりも小さな条件となり、ドーム型プラグを形成することができる。すなわち、第２研磨工程の初期段階から最終段階のうち初期段階に近い段階で、タングステン膜ＷＦの研磨速度がコンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合に１未満となるのであれば、ドーム型プラグを形成することができる。
【００８１】
一方、第２研磨工程で、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上としているのは、コンタクト層間絶縁膜ＣＩＬ上に不要なタングステン膜ＷＦが残存しないようにするためである。例えば、タングステン膜ＷＦの研磨速度が０．１未満になると、コンタクト層間絶縁膜ＣＩＬ上にタングステン膜ＷＦが残存しやすくなる。この場合、隣接するプラグがコンタクト層間絶縁膜ＣＩＬ上に残存するタングステン膜ＷＦを介して導通してしまう不具合が発生する。また、コンタクト層間絶縁膜ＣＩＬ上に残存しているタングステン膜ＷＦが剥がれて異物となり、半導体装置の製造工程における歩留まりを低下させることにもつながる。このため、第２研磨工程では、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度を０．１以上にしているのである。
【００８２】
以上のように第２研磨工程を実施することにより、ドーム型プラグであるプラグＰＬＧ２を形成することができる。次に、シングルダマシン法を使用して銅配線を形成する工程について説明する。図２０に示すように、プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成する。この層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜から形成されており、この酸化シリコン膜は、例えば、ＣＶＤ法を使用することにより形成することができる。
【００８３】
そして、図２１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１にトレンチ（配線溝）ＷＤ１を形成する。このトレンチＷＤ１は、酸化シリコン膜からなる層間絶縁膜ＩＬ１を貫通して底面がプラグＰＬＧの上面に達するように形成される。これにより、トレンチＷＤ１の底部でプラグＰＬＧ１の表面が露出することになる。
【００８４】
その後、図２２に示すように、トレンチＷＤ１を形成した層間絶縁膜ＩＬ１上にバリア導体膜ＢＦ２を形成する。具体的に、バリア導体膜ＢＦ２は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成することができる。言い換えれば、バリア導体膜ＢＦ２は、タンタル、チタン、ルテニウム、マンガンのいずれかの金属材料からなる金属材料膜、この金属材料とＳｉ、Ｎ、Ｏ、Ｃのいずれかの元素との化合物膜のいずれかの膜から形成することができる。
【００８５】
続いて、トレンチＷＤ１の内部および層間絶縁膜ＩＬ１上に形成されたバリア導体膜ＢＦ２上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解めっき法により銅膜ＣＦを形成する。この銅膜ＣＦは、トレンチＷＤ１に埋め込まれるように形成される。この銅膜ＣＦは、例えば、銅を主体とする膜から形成される。具体的には、銅（Ｃｕ）または銅合金（銅（Ｃｕ）とアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）から形成される。
【００８６】
次に、図２３に示すように、層間絶縁膜ＩＬ１上に形成された不要なバリア導体膜ＢＦ２および銅膜ＣＦをＣＭＰ法で除去する。これにより、トレンチＷＤ１にバリア導体膜ＢＦ２と銅膜ＣＦを埋め込んだ配線Ｌ１を形成することができる。なお、配線Ｌ１の上層に、さらに、多層配線を形成するが、本明細書での説明は省略する。以上のようにして、実施の形態１における半導体装置を製造することができる。
【００８７】
本実施の形態１によれば、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００８８】
（実施の形態２）
前記実施の形態１では、図１８に示すように、第１研磨工程により、タングステン膜ＷＦの膜厚を薄くした後、図１９に示すように、第２研磨工程を実施して、ドーム型プラグ（プラグＰＬＧ）を形成する例について説明している。本実施の形態２では、第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦを除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出する。そして、第１研磨工程を実施した後、第２研磨工程を実施して、ドーム型プラグ（プラグＰＬＧ）を形成する例について説明する。
【００８９】
図１４〜図１７に示す工程までは、前記実施の形態１と同様である。続いて、図２４に示すように、化学的機械的研磨法（ＣＭＰ法）による第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出させる。このとき、第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くする条件で、タングステン膜ＷＦの膜厚を薄くする。このようにコンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くすることにより、短時間でタングステン膜ＷＦの膜厚を薄くすることができる。具体的に、第１研磨工程では、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下の第１スラリを使用して化学的機械的研磨を実施する。この結果、第１スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である研磨を実現することができる。
【００９０】
次に、図２５に示すように、化学的機械的研磨法による第２研磨工程により、第１研磨工程を実施することにより露出しているコンタクト層間絶縁膜ＣＩＬ上と、プラグＰＬＧ内に埋め込まれているタングステン膜ＷＦおよびバリア導体膜ＢＦ１の一部を研磨する。つまり、第１研磨工程を実施した後、さらに、化学的機械的研磨法により、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を遅くする条件で、露出しているコンタクト層間絶縁膜ＣＩＬ上と、プラグＰＬＧ内に埋め込まれているタングステン膜ＷＦおよびバリア導体膜ＢＦ１の一部を研磨する。このとき形成されるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００９１】
具体的に、ドーム型プラグ（プラグＰＬＧ）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００９２】
その後の工程は、図２０〜図２３に示す前記実施の形態１と同様である。このようにして、本実施の形態２における半導体装置を製造することができる。
【００９３】
本実施の形態２によれば、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００９４】
（実施の形態３）
前記実施の形態１では、第１研磨工程と第２研磨工程を実施することにより、ドーム型プラグを形成する例について説明したが、本実施の形態３では、第１研磨工程を実施せず、最初の段階から第２研磨工程を実施することにより、ドーム型プラグを形成する例について説明する。
【００９５】
図１４〜図１７に示す工程までは、前記実施の形態１と同様である。続いて、図１７に示すように、コンタクト層間絶縁膜ＣＩＬ上に形成されているバリア導体膜ＢＦ１とタングステン膜ＷＦに対して、第２研磨工程を実施する。この第２研磨工程では、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出させ、さらに、露出しているコンタクト層間絶縁膜ＣＩＬの一部を除去することにより、ドーム型プラグ（プラグＰＬＧ）を形成する。
【００９６】
具体的に、ドーム型プラグ（プラグＰＬＧ２）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００９７】
その後の工程は、図２０〜図２３に示す前記実施の形態１と同様である。このようにして、本実施の形態３における半導体装置を製造することができる。
【００９８】
本実施の形態３においても、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００９９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１００】
ここで、前記実施の形態１と前記実施の形態２で説明した半導体装置の製造方法の利点について説明する。例えば、半導体基板上には、フォトリソグラフィ技術によりパターニングによりプラグや配線を形成するが、このとき、プラグと配線との位置合わせを行なう必要がある。このようにプラグと配線の位置合わせを行なうためには、半導体基板に形成した位置合わせマークを使用して、フォトリソグラフィ技術によるパターニングを実施する。したがって、半導体基板に形成される位置合わせマークを正常に形成する必要がある。
【０１０１】
図２６は、半導体基板に形成される位置合わせマークＭＫの一例を示す断面図である。図２６に示すように、この位置合わせマークＭＫは、コンタクト層間絶縁膜ＣＩＬに形成された開口部ＯＰの内壁にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成することにより構成される。つまり、位置合わせマークＭＫは、プラグの形成工程を使用して形成されている。ここで、位置合わせマークＭＫとプラグとの相違点は、位置合わせマークＭＫを形成する開口部ＯＰの径が、プラグを形成するコンタクトホールの径よりも充分に大きいという点である。このため、位置合わせマークＭＫの開口部ＯＰは、タングステン膜ＷＦで充填されずに、開口部ＯＰの内壁にだけタングステン膜ＷＦが形成される。この位置合わせマークＭＫを形成する場合も、プラグの形成工程と同様に、コンタクト層膜絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦとを化学的機械的研磨により除去する。
【０１０２】
ここで、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１と不要なタングステン膜ＷＦを除去する場合、タングステン膜ＷＦとバリア導体膜ＢＦ１の研磨に時間がかかるとエロージョンと呼ばれる現象が生じる。このエロージョンと呼ばれる現象は、開口部ＯＰの角部に機械的圧力が加わる結果、タングステン膜ＷＦとともにコンタクト層間絶縁膜ＣＩＬの角部を削られてしまう現象である。図２７は、位置合わせマークＭＫにエロージョンが発生した状態を示す断面図である。図２７に示すように、コンタクト層間絶縁膜ＣＩＬが除去されて、位置合わせマークＭＫの形状が劣化していることがわかる。このエロージョンは、位置合わせマークＭＫを構成する開口部ＯＰの径が大きいことで、開口部ＯＰの内部にタングステン膜ＷＦが充填されていないことに起因している。つまり、開口部ＯＰの内壁にだけタングステン膜ＷＦが形成されている状態で、タングステン膜ＷＦを研磨すると、開口部ＯＰの角部に形成されているタングステン膜ＷＦが除去されてコンタクト層間絶縁膜ＣＩＬが露出する。この開口部ＯＰの角部は、研磨圧力が高くなることから、タングステン膜ＷＦの研磨だけでなく、コンタクト層間絶縁膜ＣＩＬの研磨も進んでしまうのである。この結果、コンタクト層間絶縁膜ＣＩＬが削られるエロージョンが発生する。このエロージョンは、タングステン膜ＷＦを研磨する時間が長くなれば長くなるほど大きくなる。
【０１０３】
ここで、前記実施の形態１や前記実施の形態２では、タングステン膜ＷＦの研磨を第１研磨工程と第２研磨工程で実施している。この第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である条件で実施している。すなわち、タングステン膜ＷＦの研磨速度が速くなっている。つまり、不要なタングステン膜ＷＦの除去に要する時間を短縮することができるので、位置合わせマークＭＫが形成されている領域でのエロージョンを小さくすることができるのである。したがって、前記実施の形態１や前記実施の形態２における半導体装置の製造方法によれば、エロージョンによる位置合わせマークＭＫの劣化を抑制することができるので、プラグや配線との位置合わせ精度を向上することができ、プラグに形成位置に対する配線の形成位置のずれを防止できる。この結果、ドーム型プラグを形成することとの相乗効果で、半導体装置における電気的特性の信頼性を向上できる。
【０１０４】
最後に、本願発明と特許文献１との差異について説明する。特許文献１には、半導体基板上に形成されるプラグを層間絶縁膜よりも高くして、層間絶縁膜上に形成される配線とプラグとの電気的接続の信頼性を向上する技術が記載されている。このようなプラグの製造方法としては、まず、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が速い条件で第１研磨を実施し、その後、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が遅い条件で第２研磨を実施するとしている。このとき、第１研磨では、アルミナ（Ａｌ２Ｏ３）からなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）などの酸や塩基性物質を使用し、第２研磨では、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用している。第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっている。
【０１０５】
このように特許文献１には、プラグを層間絶縁膜よりも高くする技術が記載されている。しかし、プラグはタングステン膜を埋め込んでいるが、バリア導体膜に対する記載はされていない。したがって、本願発明のように、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなるという構成は記載されていない。つまり、特許文献１には、バリア導体膜の上端部の高さがコンタクト層間絶縁膜の表面の高さよりも高くなっている記載および示唆はない。
【０１０６】
さらに、特許文献１では、第２研磨の際、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用しているが、水酸化カリウム（ＫＯＨ）などの塩基性物質は、バリア導体膜を構成するチタン膜を溶かす性質がある。したがって、特許文献１には、そもそもバリア導体膜についての記載がないが、仮に、バリア導体膜を形成する場合を考えると、第２研磨によって、バリア導体膜は、砥粒による機械的研磨だけでなく、塩基性物質による化学的研磨も作用する。したがって、機械的研磨だけ作用する場合は、バリア導体膜の高さがコンタクト層間絶縁膜の表面よりも低くなることはないが、溶液による化学的研磨も作用する場合は、コンタクト層間絶縁膜の表面よりも低い位置に形成されているバリア導体膜にもプラグの表面から溶液がしみこんで除去されると考えられる。したがって、特許文献１による第２研磨では、バリア導体膜の上端部の高さがコンタクト層間絶縁膜の表面よりも低くなる可能性が高い。このことからも、特許文献１に記載された技術を使用しても、本願発明の特徴的構成を実現することは困難である。
【０１０７】
さらに、特許文献１には、第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっていると記載されている。つまり、層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度は０．０２となる。一方、本願発明では、コンタクト層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度が０．１以上１未満である。したがって、特許文献１に記載されているタングステン膜の研磨速度は、本願発明よりもかなり低くなっている。このことは、タングステン膜の除去に要する時間が長くなることを意味している。したがって、特許文献１では、エロージョンが大きくなり、位置合わせマークの形状劣化が起こりやすいといえる。この結果、位置合わせ精度が劣化すると考えられる。
【０１０８】
さらに、タングステン膜の研磨速度が必要以上に遅く、例えば、タングステン膜の研磨速度が０．１未満になると、コンタクト層間絶縁膜上にタングステン膜が残存しやすくなる。この場合、隣接するプラグがコンタクト層間絶縁膜上に残存するタングステン膜を介して導通してしまう不具合が発生する。また、コンタクト層間絶縁膜上に残存しているタングステン膜が剥がれて異物となり、半導体装置の製造工程における歩留まりを低下させることにもつながる。
【０１０９】
これに対し、本願発明では、コンタクト層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度が０．１以上１未満であることから、上述したエロージョンによる位置合わせマークの形状劣化や、コンタクト層間絶縁膜上にタングステン膜が残存することを抑制できるというと特許文献１では実現できない顕著な効果を得ることができる。
【産業上の利用可能性】
【０１１０】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【符号の説明】
【０１１１】
１Ｓ 半導体基板
ＢＦ１ バリア導体膜
ＢＦ２ バリア導体膜
ＣＦ 銅膜
ＣＩＬ コンタクト層間絶縁膜
ＣＮＴ コンタクトホール
ＣＳ コバルトシリサイド膜
ＥＸ１ 浅いｎ型不純物拡散領域
ＥＸ２ 浅いｐ型不純物拡散領域
ＧＯＸ ゲート絶縁膜
Ｇ１ ゲート電極
Ｇ２ ゲート電極
ＩＬ１ 層間絶縁膜
Ｌ１ 配線
ＭＫ 位置合わせマーク
ＮＲ 深いｎ型不純物拡散領域
ＮＷＬ ｎ型ウェル
ＰＦ ポリシリコン膜
ＰＬＧ プラグ
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
ＰＲ 深いｐ型不純物拡散領域
ＰＷＬ ｐ型ウェル
Ｑ１ ＭＩＳＦＥＴ
Ｑ２ ＭＩＳＦＥＴ
ＳＴＩ 素子分離領域
ＳＷ サイドウォール
ＶＯＤ ボイド
ＷＤ１ トレンチ（配線溝）
ＷＦ タングステン膜
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、プラグを有する半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特許第３４９４２７５号（特許文献１）には、半導体基板上に形成されるプラグを層間絶縁膜よりも高くして、層間絶縁膜上に形成される配線とプラグとの電気的接続の信頼性を向上する技術が記載されている。このようなプラグの製造方法としては、まず、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が速い条件で第１研磨を実施し、その後、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が遅い条件で第２研磨を実施するとしている。このとき、第１研磨では、アルミナ（Ａｌ２Ｏ３）からなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）などの酸や塩基性物質を使用し、第２研磨では、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用している。第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっている。
【０００３】
米国特許第７２９１５５７号（特許文献２）には、銅配線の端部にボイドが発生することによるストレスマイグレーション（ＳＭ）特性やエレクトロマイグレーション（ＥＭ）特性の劣化を抑制する技術が記載されている。具体的には、銅膜の第１研磨をバリア導体膜で止めるようにして実施した後、銅膜がドーム状になるようにバリア導体膜の第２研磨を実施する。このとき、第１研磨は、層間絶縁膜の研磨速度よりも銅膜の研磨速度が速い条件で実施し、第２研磨は、バリア導体膜の研磨速度が銅膜の研磨速度や層間絶縁膜の研磨速度よりも速く、かつ、層間絶縁膜の研磨速度が銅膜の研磨速度よりも速い条件で実施するとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４９４２７５号
【特許文献２】米国特許第７２９１５５７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置では、半導体基板上にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子を形成し、この半導体素子を覆うように層間絶縁膜を形成している。そして、層間絶縁膜を貫通するプラグを形成し、このプラグの底面をＭＩＳＦＥＴのソース領域あるいはドレイン領域と電気的に接続する。さらに、プラグ上に配線を形成する。これにより、ＭＩＳＦＥＴと配線はプラグを介して電気的に接続されることになる。このとき、配線と接続されるプラグの上面の形状によって、配線とプラグとの接触抵抗のばらつきや、プラグとは絶縁されている配線とプラグとの間のショートマージンが影響を受けることを本発明者は見出した。つまり、プラグの上面の形状によって、半導体装置の電気的特性が影響を受けることを本発明者は見出した。
【０００６】
本発明の目的は、プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
代表的な実施の形態による半導体装置は、（ａ）半導体基板上に形成された半導体素子と、（ｂ）前記半導体素子を覆うように前記半導体基板上に形成された層間絶縁膜と、（ｃ）前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたプラグと、（ｄ）前記層間絶縁膜上に形成され、かつ、前記プラグと電気的に接続された配線とを備える。そして、前記プラグは、（ｃ１）前記層間絶縁膜に形成されたコンタクトホールと、（ｃ２）前記コンタクトホールの内壁に形成されたバリア導体膜と、（ｃ３）前記バリア導体膜上に形成され、かつ、前記コンタクトホールを埋め込むように形成された第１導体膜とを有する。ここで、前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１０】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、（ｆ）化学的機械的研磨法により、前記第１導体膜の膜厚を薄くする工程とを備える。さらに、（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、薄膜化された前記第１導体膜、前記バリア導体膜および前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備える。このとき、前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１１】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程とを備える。さらに、（ｆ）化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜を除去して前記層間絶縁膜の上面を露出する工程とを備える。次に、（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備える。このとき、前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【００１２】
また、代表的な実施の形態による半導体装置の製造方法は、（ａ）半導体基板上に半導体素子を形成する工程と、（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程とを備える。そして、（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程とを備える。さらに、（ｆ）前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件での化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜と前記層間絶縁膜の一部を除去してプラグを形成する工程とを備える。このとき、前記（ｆ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とするものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１における半導体装置の構成を示す断面図である。
【図２】第１比較例におけるプラグの形状を示す断面図である。
【図３】第２比較例におけるプラグの形状を示す断面図である。
【図４】実施の形態１におけるプラグの形状を示す断面図である。
【図５】本来接続されない配線とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図６】プラグ突出し量と、規格化した配線ずれ量との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図７】規格化した配線リーク電流値と、累積率との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図８】配線とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図９】プラグ突出し量と、規格化した配線ずれ量との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図１０】規格化した配線抵抗値と、累積率との関係を示す図であり、プラグとして、リセス型プラグを使用した場合、王冠型プラグを使用した場合、ドーム型プラグを使用した場合を比較して示す図である。
【図１１】リセス型プラグを形成したコンタクト層間絶縁膜上に層間絶縁膜を形成し、この層間絶縁膜に位置ずれのある配線溝を形成する工程を説明する断面図である。
【図１２】ドーム型プラグを形成したコンタクト層間絶縁膜上に層間絶縁膜を形成し、この層間絶縁膜に位置ずれのある配線溝を形成する工程を説明する断面図である。
【図１３】ドーム型プラグの寸法を示す断面図である。
【図１４】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す断面図である。
【図１８】図１７に続く半導体装置の製造工程を示す断面図である。
【図１９】図１８に続く半導体装置の製造工程を示す断面図である。
【図２０】図１９に続く半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】図２１に続く半導体装置の製造工程を示す断面図である。
【図２３】図２２に続く半導体装置の製造工程を示す断面図である。
【図２４】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２５】図２４に続く半導体装置の製造工程を示す断面図である。
【図２６】半導体基板に形成される位置合わせマークの一例を示す断面図である。
【図２７】位置合わせマークにエロージョンが発生した状態を示す断面図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２１】
（実施の形態１）
本実施の形態１における半導体装置の構成について説明する。図１は、本実施の形態１における半導体装置の構成を示す断面図である。本実施の形態１における半導体装置は、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を有しており、それぞれの構成について説明する。
【００２２】
半導体基板１Ｓには素子を分離する素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩで分割された活性領域のうち、ｎチャネル型ＭＩＳＦＥＴＱ１を形成する領域（半導体基板１Ｓ内）には、ｐ型ウェルＰＷＬが形成されており、ｐチャネル型ＭＩＳＦＥＴＱ２を形成する領域（半導体基板１Ｓ内）には、ｎ型ウェルＮＷＬが形成されている。
【００２３】
ｎチャネル型ＭＩＳＦＥＴＱ１は、半導体基板１Ｓ内に形成されたｐ型ウェルＰＷＬ上にゲート絶縁膜ＧＯＸを有しており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ１が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ１は、低抵抗化のため、例えば、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳの積層膜から形成されている。
【００２４】
ゲート電極Ｇ１の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、浅いｎ型不純物拡散領域ＥＸ１が形成されている。サイドウォールＳＷは、例えば、酸化シリコン膜などの絶縁膜から形成されている。そして、浅いｎ型不純物拡散領域ＥＸ１の外側に深いｎ型不純物拡散領域ＮＲが形成され、この深いｎ型不純物拡散領域ＮＲの表面にコバルトシリサイド膜ＣＳが形成されている。
【００２５】
サイドウォールＳＷは、ｎチャネル型ＭＩＳＦＥＴＱ１の半導体領域であるソース領域およびドレイン領域をＬＤＤ構造とするために形成されたものである。すなわち、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域は、浅いｎ型不純物拡散領域ＥＸ１と深いｎ型不純物拡散領域ＮＲより形成されている。このとき、浅いｎ型不純物拡散領域ＥＸ１の不純物濃度は、深いｎ型不純物拡散領域ＮＲの不純物濃度よりも低くなっている。したがって、サイドウォールＳＷ下のソース領域およびドレイン領域を低濃度の浅いｎ型不純物拡散領域ＥＸ１とすることにより、ゲート電極Ｇ１の端部下における電界集中を抑制できる。
【００２６】
次に、ｐチャネル型ＭＩＳＦＥＴＱ２は、半導体基板１Ｓ内に形成されたｎ型ウェルＮＷＬ上にゲート絶縁膜ＧＯＸを有しており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ２が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ２は、低抵抗化のため、例えば、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳの積層膜から形成されている。
【００２７】
ゲート電極Ｇ２の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、浅いｐ型不純物拡散領域ＥＸ２が形成されている。サイドウォールＳＷは、例えば、酸化シリコン膜などの絶縁膜から形成されている。そして、浅いｐ型不純物拡散領域ＥＸ２の外側に深いｐ型不純物拡散領域ＰＲが形成され、この深いｐ型不純物拡散領域ＰＲの表面にコバルトシリサイド膜ＣＳが形成されている。
【００２８】
サイドウォールＳＷは、ｐチャネル型ＭＩＳＦＥＴＱ２の半導体領域であるソース領域およびドレイン領域をＬＤＤ構造とするために形成されたものである。すなわち、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域は、浅いｐ型不純物拡散領域ＥＸ２と深いｐ型不純物拡散領域ＰＲより形成されている。このとき、浅いｐ型不純物拡散領域ＥＸ２の不純物濃度は、深いｐ型不純物拡散領域ＰＲの不純物濃度よりも低くなっている。したがって、サイドウォールＳＷ下のソース領域およびドレイン領域を低濃度の浅いｐ型不純物拡散領域ＥＸ２とすることにより、ゲート電極Ｇ２の端部下における電界集中を抑制できる。
【００２９】
以上のようにして、半導体基板１Ｓ上にｎチャネル型ＭＩＳＦＥＴＱ１およびｐチャネル型ＭＩＳＦＥＴＱ２が形成されている。このｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を覆うように、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されており、このコンタクト層間絶縁膜ＣＩＬを貫通するようにコンタクトホールＣＮＴが形成されている。コンタクトホールＣＮＴは、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域やドレイン領域や、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域やドレイン領域に達するように形成されており、このコンタクトホールＣＮＴ内にプラグＰＬＧが形成されている。プラグＰＬＧは、コンタクトホールＣＮＴ内に、例えば、チタン／窒化チタン膜（チタン膜とチタン膜上に形成された窒化チタン膜）よりなるバリア導体膜ＢＦ１と、タングステン膜ＷＦとを埋め込むことにより形成されている。
【００３０】
そして、プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１も、例えば、酸化シリコン膜から形成されている。層間絶縁膜ＩＬ１には配線溝が形成されており、この配線溝を埋め込むように配線Ｌ１が形成されている。配線Ｌ１は、例えば、タンタル／窒化タンタル膜（窒化タンタル膜と、窒化タンタル膜上のタンタル膜）よりなるバリア導体膜ＢＦ２と銅膜ＣＦとを配線溝に埋め込むことにより形成されている。このようにして、ｎチャネル型ＭＩＳＦＥＴＱ１のソース領域およびドレイン領域や、ｐチャネル型ＭＩＳＦＥＴＱ２のソース領域およびドレイン領域は、プラグＰＬＧを介して配線Ｌ１と電気的に接続されていることになる。
【００３１】
ここで、本実施の形態１の特徴は、プラグＰＬＧの形状に工夫を施した点にある。具体的に、プラグＰＬＧの上面形状を上に凸のドーム形状にする点が本実施の形態１の特徴点である。このようにプラグＰＬＧを形成することにより、半導体装置における電気的特性の信頼性を向上することができる。以下では、比較例と対比しながら、本実施の形態１におけるプラグＰＬＧによれば、半導体装置における電気的特性の信頼性を向上できることについて説明する。
【００３２】
まず、第１比較例におけるプラグＰＬＧ１の構造について説明する。図２は、第１比較例におけるプラグＰＬＧ１の構造を示す断面図である。図２において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ１が形成されている。このとき、第１比較例におけるプラグＰＬＧ１は、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも凹んだ形状をしている。
【００３３】
プラグＰＬＧ１の上面とコンタクト層間絶縁膜ＣＩＬの表面（上面）が一直線状になるように形成されることが望ましいが、プラグＰＬＧ１を形成する際に、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）を使用するため、プラグＰＬＧ１の上面をコンタクト層間絶縁膜ＣＩＬの表面（上面）に合わせるようにしても、実際には、図２に示すように、プラグＰＬＧ１の上面は、コンタクト層間絶縁膜ＣＩＬの表面から凹んだ形状となる。つまり、通常のプラグ形成工程では、プラグＰＬＧ１の上面をコンタクト層間絶縁膜ＣＩＬの上面と合わせるようにしても、プラグＰＬＧの上面がコンタクト層間絶縁膜ＣＩＬの上面から凹んだ形状となってしまう。
【００３４】
このメカニズムは以下に示すようなものである。例えば、コンタクト層間絶縁膜ＣＩＬ上にコンタクトホールＣＮＴを形成した後、このコンタクトホールＣＮＴ内を含むコンタクト層間絶縁膜ＣＩＬ上にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成する。そして、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦとバリア導体膜ＢＦ１とをＣＭＰ法によって除去する。これにより、コンタクトホールＣＮＴ内にだけバリア導体膜ＢＦ１とタングステン膜ＷＦを埋め込んだプラグＰＬＧ１を形成することができる。このとき、コンタクトホールＣＮＴの表面では、ＣＭＰによる機械的研磨圧力がかかるため、コンタクトホールＣＮＴの表面に形成されているタングステン膜ＷＦが過剰に削られてしまう。この現象はディッシングと呼ばれ、このディッシングにより、プラグＰＬＧ１の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹んでしまうのである。以上のようにして、通常の工程で形成されるプラグＰＬＧ１は、上面が凹んだ形状となる。この上面が凹んだ形状のプラグＰＬＧ１を第１比較例のプラグとする。以下では、上面が凹んだ形状のプラグＰＬＧ１をリセス型プラグと呼ぶことにする。
【００３５】
次に、第２比較例におけるプラグＰＬＧ２の構造について説明する。図３は、第２比較例におけるプラグＰＬＧ２の構造を示す断面図である。図３において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ２が形成されている。このとき、第２比較例におけるプラグＰＬＧ２は、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した形状をしている。
【００３６】
この第２比較例におけるプラグＰＬＧ２は、第１比較例におけるプラグＰＬＧ１を改善する目的でなされたものである。すなわち、第１比較例におけるプラグＰＬＧ１では、上面がコンタクト層間絶縁膜ＣＩＬの表面よりも凹んだ形状となる。そこで、第２比較例におけるプラグＰＬＧ２では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面から低くならないように加工している。以下に、この加工方法について説明する。
【００３７】
例えば、層間絶縁膜ＣＩＬ上にコンタクトホールＣＮＴを形成した後、このコンタクトホールＣＮＴ内を含むコンタクト層間絶縁膜ＣＩＬ上にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成する。そして、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦとバリア導体膜ＢＦ１とをＣＭＰ法によって除去する。これにより、コンタクトホールＣＮＴ内にだけバリア導体膜ＢＦ１とタングステン膜ＷＦを埋め込んだプラグＰＬＧ２を形成することができる。このとき、コンタクトホールＣＮＴの表面では、ＣＭＰによる機械的研磨圧力がかかるため、コンタクトホールＣＮＴの表面に形成されているタングステン膜ＷＦが過剰に削られてしまう。つまり、ディッシングにより、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹んでしまうのである。そこで、第２比較例では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも凹まないようにするため、プラグＰＬＧ２を形成した後、コンタクト層間絶縁膜ＣＩＬをエッチングする。これにより、図３に示すように、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも高くなる。つまり、第２比較例では、コンタクト層間絶縁膜ＣＩＬの上面からプラグＰＬＧ２の一部が突出した構造となる。このように第２比較例では、プラグＰＬＧ２の上面がコンタクト層間絶縁膜ＣＩＬの上面よりも突出した構造となるが、コンタクト層間絶縁膜ＣＩＬだけをエッチングするため、プラグＰＬＧ２の上面形状はディッシングによる凹み形状が維持される。したがって、第２比較例におけるプラグＰＬＧ２の構造は、コンタクト層間絶縁膜ＣＩＬからプラグＰＬＧ２の上端部が突出した構造となる一方、突出したプラグＰＬＧ２の上面がディッシングによる凹みを反映して王冠形状となる。この王冠形状のプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも低くなっている。この王冠形状のプラグＰＬＧ２を第２比較例のプラグとする。以下では、王冠形状のプラグＰＬＧ２を王冠型プラグと呼ぶことにする。
【００３８】
続いて、本実施の形態におけるプラグＰＬＧの構造について説明する。図４は、本実施の形態におけるプラグＰＬＧの構造を示す断面図である。図４において、コンタクト層間絶縁膜ＣＩＬにはコンタクトホールＣＮＴが形成されている。そして、このコンタクトホールＣＮＴの内壁にバリア導体膜ＢＦ１が形成され、さらに、コンタクトホールＣＮＴを埋め込むようにバリア導体膜ＢＦ１上にタングステン膜ＷＦが形成されている。このように、コンタクトホールＣＮＴにバリア導体膜ＢＦ１を介してタングステン膜ＷＦを埋め込むことにより、プラグＰＬＧ２が形成されている。このとき、本実施の形態１におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、本実施の形態１におけるプラグＰＬＧは、上面が上に凸の曲線で形成されており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。
【００３９】
このように本実施の形態１におけるプラグＰＬＧは、第２比較例におけるプラグＰＬＧ２と同様に、コンタクト層間絶縁膜ＣＩＬの上面からプラグ（プラグＰＬＧ、プラグＰＬＧ２）の上端部が突出している。ただし、本実施の形態１におけるプラグＰＬＧと、第２比較例におけるプラグＰＬＧ２との相違点は、コンタクト層間絶縁膜ＣＩＬから突出しているプラグの上端部の形状である。つまり、第２比較例におけるプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬから突出している上端部の形状が王冠形状をしているのに対し、本実施の形態１におけるプラグＰＬＧでは、コンタクト層間絶縁膜ＣＩＬから突出している上端部の形状が上に凸のドーム形状をしている。言い換えれば、第２比較例におけるプラグＰＬＧ２では、コンタクト層間絶縁膜ＣＩＬの上面の高さよりバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さがバリア導体膜ＢＦ１の上端部の高さよりも低くなっている。これに対し、本実施の形態１におけるプラグＰＬＧでは、コンタクト層間絶縁膜ＣＩＬの上面の高さよりバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さがバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。以下では、ドーム形状のプラグＰＬＧをドーム型プラグと呼ぶことにする。
【００４０】
以上のように、第１比較例はリセス型プラグ（プラグＰＬＧ１）となっており、第２比較例は王冠型プラグ（ＰＬＧ２）となっている。そして、本実施の形態１はドーム型プラグ（プラグＰＬＧ）となっている。ここで、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）では、半導体装置の電気的特性に与える影響が異なる。具体的には、ドーム型プラグ（プラグＰＬＧ）がリセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）よりも半導体装置の電気的特性を向上することができる。このことについて図面を参照しながら説明する。
【００４１】
プラグの上層には配線層が形成されて、配線とプラグが電気的に接続されるが、このプラグ上に形成される配線は複数形成される。つまり、プラグ上に形成される配線は、プラグと接続される配線と、プラグとは接続されない配線が存在する。例えば、隣接して複数の配線が形成されている場合、この複数の配線のうち特定の配線とプラグが電気的に接続される。そして、特定の配線と隣接する配線がプラグと接続されない場合がある。このとき、半導体装置の微細化に伴って、隣接する配線間の距離が小さくなると、プラグと接続しない配線とプラグとの間の距離が小さくなる。さらに、配線はフォトリソグラフィ技術によるパターニングで形成されるが、フォトリソグラフィ技術ではパターンずれが生じる。したがって、フォトリソグラフィ技術のパターンずれによって、プラグと、本来プラグと接続されない配線が接触することが起こりえる。この場合、本来プラグと接続されない配線とプラグとの間にリーク電流が流れることになり、半導体装置の電気的特性を劣化させることになる。このことから、フォトリソグラフィ技術のパターンずれが生じても、本来プラグと接続されない配線とプラグが接触しにくい構造をプラグが有していることが望ましい。
【００４２】
図５は、本来接続されない配線Ｌ１とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグ（プラグＰＬＧ１）を使用した場合、王冠型プラグ（プラグＰＬＧ２）を使用した場合、ドーム型プラグ（プラグＰＬＧ）を使用した場合を比較して示す図である。図５において、左側にリセス型プラグ（プラグＰＬＧ１）を使用した場合を示し、中央に王冠型プラグ（プラグＰＬＧ２）を使用した場合を示している。そして、右側にドーム型プラグ（プラグＰＬＧ）を使用した場合を示している。なお、図５では、プラグと、本来プラグと接続されない配線Ｌ１との位置関係をわかりやすくするために、プラグと接続される配線の図示は省略している。
【００４３】
図５から定性的に王冠型プラグ（プラグＰＬＧ２）よりもドーム型プラグ（プラグＰＬＧ）のほうが、本来接続されない配線Ｌ１と接触しにくくなっていることがわかる。まず、図５の中央に示されている王冠型プラグ（プラグＰＬＧ２）と、本来接続されない配線Ｌ１との位置関係について説明する。図５の中央に示すように、コンタクト層間絶縁膜ＣＩＬに王冠型プラグ（プラグＰＬＧ２）が形成されており、この王冠型プラグ（プラグＰＬＧ２）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有する王冠型プラグ（プラグＰＬＧ２）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、王冠型プラグ（プラグＰＬＧ２）の突出している上端部は、上部に進むにつれて外側に向って広がる王冠形状をしている。一方、本来プラグと接続されない配線Ｌ１も上側に向って広がる形状をしている。このことから、コンタクト層間絶縁膜ＣＩＬの上面における王冠型プラグ（プラグＰＬＧ２）と配線Ｌ１との距離ｌ１が大きくても接触することがわかる。つまり、王冠型プラグ（プラグＰＬＧ２）では、本来接続されない配線Ｌ１の位置がわずかにずれただけでも、王冠型プラグ（プラグＰＬＧ２）と配線Ｌ１が接触してしまうことがわかる。すなわち、王冠型プラグ（プラグＰＬＧ２）では、本来接続されない配線Ｌ１の位置ずれが小さくても接触する可能性が高く、ショート不良に対する配線Ｌ１の位置ずれマージンが小さくなることがわかる。
【００４４】
次に、図５の右側に示されているドーム型プラグ（プラグＰＬＧ）と、本来接続されない配線Ｌ１との位置関係について説明する。図５の右側に示すように、コンタクト層間絶縁膜ＣＩＬにドーム型プラグ（プラグＰＬＧ）が形成されており、このドーム型プラグ（プラグＰＬＧ）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有するドーム型プラグ（プラグＰＬＧ）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、ドーム型プラグ（プラグＰＬＧ）の突出している上端部は上に凸のドーム形状をしており、王冠型プラグ（プラグＰＬＧ２）の突出している上端部のように、上部に進むにつれて外側に向って広がる形状をしていない。したがって、コンタクト層間絶縁膜ＣＩＬの上面におけるドーム型プラグ（プラグＰＬＧ）と配線Ｌ１との距離ｌ２が小さくても接触しにくいことがわかる。つまり、ドーム型プラグ（プラグＰＬＧ）では、本来接続されない配線Ｌ１の位置が大きくずれたとしても、ドーム型プラグ（プラグＰＬＧ）と配線Ｌ１が接触しにくくなっていることがわかる。つまり、ドーム型プラグ（プラグＰＬＧ）では、本来接続されない配線Ｌ１の位置ずれが大きくなっても接触する可能性が低く、ショート不良に対する配線Ｌ１の位置ずれマージンを大きくとれることがわかる。
【００４５】
以上のことから、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、本来接続されない配線Ｌ１とのショート不良が起きにくい構造であることがわかる。言い換えれば、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、本来接続されない配線Ｌ１の位置ずれに対するマージンを大きくとることができる。このことは、フォトリソグラフィ技術による配線Ｌ１の位置ずれが起こっても、プラグと、本来接続されない配線Ｌ１とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることを意味している。すなわち、本実施の形態１のようなドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、本来接続されない配線Ｌ１の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動を抑制することができる。
【００４６】
以下では、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線ずれのマージンを大きくとれることを検証した結果を示す。図６は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、プラグ突出し量（ｎｍ）と規格化した配線ずれ量との関係を示すグラフである。図６において、横軸は、プラグのコンタクト層間絶縁膜ＣＩＬからの突出し量を示しており、縦軸は、本来プラグと接続されない配線の形成位置が設計値からずれた場合であっても、プラグと配線が接触しない配線ずれ量を規格化して示している。したがって、配線ずれ量が大きいということは、本来プラグと接続されない配線とプラグが接触するまでの配線ずれ量が大きいことを意味しており、本来プラグと接続されない配線とプラグが接触しにくいことを示している。つまり、縦軸に示す配線ずれ量が大きくなれば、本来プラグと接続されない配線とプラグが接触しにくくなり、ショート不良、言い換えれば、リーク電流の増大を抑制できることを意味している。なお、図６において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００４７】
以上のことを考慮して図６を見ると、ドーム型プラグ（プラグＰＬＧ）の配線ずれ量がリセス型プラグ（プラグＰＬＧ１）の配線ずれ量や王冠型プラグ（ＰＬＧ２）の配線ずれ量よりも大きくなっていることがわかる。これにより、ドーム型プラグ（プラグＰＬＧ）は、リセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）に比べて、本来プラグと接続されない配線とプラグが接触するまでの配線ずれ量が大きく、本来プラグと接続されない配線とプラグが接触しにくいことがわかる。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００４８】
次に、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線リーク電流値のばらつきを小さくできることを検証した結果を示す。図７は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、規格化した配線リーク電流値と累積率との関係を示すグラフである。図７において、横軸は、規格化した配線リーク電流値を示しており、縦軸は、検査対象の累積率を示している。累積率とは、例えば、１０００個の半導体チップを検査対象としたときに、累積率５０％とは、５００個の半導体チップにおける配線リーク電流値のばらつきを示しており、累積率１００％とは、１０００個の半導体チップにおける配線リーク電流値のばらつきを示している。この図７に示すグラフでは、グラフのプロットが垂直に立っているほどばらつきが少ないことを意味し、かつ、左側にシフトするほど配線リーク電流値が少なくなることを意味している。なお、図７において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００４９】
以上のことを考慮して図７を見ると、まず、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も垂直に立っていることがわかる。これは、ドーム型プラグ（プラグＰＬＧ）を使用すると、配線リーク電流値のばらつきを小さくできることを意味している。つまり、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、本来接続されない配線の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動（例えば、配線リーク電流値）を抑制することができることがわかる。
【００５０】
さらに、図７からドーム型プラグ（プラグＰＬＧ）の配線リーク電流値の絶対値が最も少なくなっている。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００５１】
このように、フォトリソグラフィ技術による配線の形成位置ずれが生じても、本来プラグと接続されない配線とプラグとの間のリーク電流を低減することと配線リーク電流値のばらつきを低減する観点から、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も優れていることがわかる。
【００５２】
次に、ドーム型プラグ（プラグＰＬＧ）がリセス型プラグ（プラグＰＬＧ１）や王冠型プラグ（プラグＰＬＧ２）よりも半導体装置の電気的特性を向上することができる一例として、プラグと、このプラグと電気的に接続される配線との間の配線抵抗を例に挙げて説明する。
【００５３】
通常、プラグ上には配線が形成されており、プラグと配線が電気的に接続されている。配線はフォトリソグラフィ技術によるパターニングで形成されるが、フォトリソグラフィ技術ではパターンずれが生じる。したがって、フォトリソグラフィ技術のパターンずれによって、プラグと配線との接触面積が変化することが生じる。この場合、配線とプラグとの間の配線抵抗が変化することになり、半導体装置の電気的特性を劣化させることになる。このことから、フォトリソグラフィ技術のパターンずれが生じても、プラグと配線との間の配線抵抗が変化しにくい構造をプラグが有していることが望ましい。
【００５４】
図８は、配線Ｌ１とプラグとの位置関係を示す断面図であり、プラグとして、リセス型プラグ（プラグＰＬＧ１）を使用した場合、王冠型プラグ（プラグＰＬＧ２）を使用した場合、ドーム型プラグ（プラグＰＬＧ）を使用した場合を比較して示す図である。図８において、左側にリセス型プラグ（プラグＰＬＧ１）を使用した場合を示し、中央に王冠型プラグ（プラグＰＬＧ２）を使用した場合を示している。そして、右側にドーム型プラグ（プラグＰＬＧ）を使用した場合を示している。
【００５５】
まず、図８の中央に示されている王冠型プラグ（プラグＰＬＧ２）と、接続する配線Ｌ１との位置関係について説明する。図８の中央に示すように、コンタクト層間絶縁膜ＣＩＬに王冠型プラグ（プラグＰＬＧ２）が形成されており、この王冠型プラグ（プラグＰＬＧ２）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有する王冠型プラグ（プラグＰＬＧ２）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、王冠型プラグ（プラグＰＬＧ２）の突出している上端部は、上部に進むにつれて外側に向って広がる王冠形状をしている。したがって、例えば、図８の中央に示すように、王冠型プラグ（プラグＰＬＧ２）の位置から配線Ｌ１の位置が左側にずれる場合を考える。この場合、配線Ｌ１を形成するための配線溝の内部に王冠型プラグ（プラグＰＬＧ２）の鋭角状に突出している上端部が食い込むようになる。この結果、配線溝に充分に銅膜を埋め込むことができずにボイドＶＯＤが発生するおそれが高くなる。このようなボイドＶＯＤが発生すると、配線抵抗が大きく変化してしまう。つまり、王冠型プラグ（プラグＰＬＧ２）では、王冠型プラグ（プラグＰＬＧ２）と接続される配線Ｌ１の位置がわずかにずれただけでも、配線抵抗が大きくなってしまう可能性があることがわかる。つまり、王冠型プラグ（プラグＰＬＧ２）では、配線Ｌ１の位置ずれが小さくても配線抵抗が大きく変化する可能性が高く、配線抵抗の変化に対する配線Ｌ１の位置ずれマージンが小さくなることがわかる。
【００５６】
次に、図８の右側に示されているドーム型プラグ（プラグＰＬＧ）と、配線Ｌ１との位置関係について説明する。図８の右側に示すように、コンタクト層間絶縁膜ＣＩＬにドーム型プラグ（プラグＰＬＧ）が形成されており、このドーム型プラグ（プラグＰＬＧ）の上端部がコンタクト層間絶縁膜ＣＩＬから突出している。この突出した上端部を有するドーム型プラグ（プラグＰＬＧ）上には、層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１に埋め込まれるように配線Ｌ１が形成されている。このとき、ドーム型プラグ（プラグＰＬＧ）の突出している上端部は上に凸のドーム形状をしており、王冠型プラグ（プラグＰＬＧ２）の突出している上端部のように、上部に進むにつれて外側に向って広がる形状をしていない。言い換えれば、ドーム型プラグ（プラグＰＬＧ）では、鋭角状に突出している部分が存在しない。このことから、配線Ｌ１の位置ずれが生じても、配線溝に充分に銅膜を埋め込むことができ、ボイドＶＯＤの発生するおそれが低くなる。したがって、配線抵抗の変化も王冠型プラグ（プラグＰＬＧ２）ほど大きくならない。つまり、ドーム型プラグ（プラグＰＬＧ）では、ドーム型プラグ（プラグＰＬＧ）と接続される配線Ｌ１の位置が多少ずれたとしても、王冠型プラグ（プラグＰＬＧ２）ほど配線抵抗の変化が大きくなることはない。つまり、ドーム型プラグ（プラグＰＬＧ）では、配線Ｌ１の位置ずれが生じても配線抵抗の変化は小さく、配線抵抗の変化に対する配線Ｌ１の位置ずれマージンを大きくとることができる。
【００５７】
以上のことから、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線Ｌ１とプラグとの間の配線抵抗の変化が生じにくい構造であることがわかる。言い換えれば、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線Ｌ１の位置ずれに対するマージンを大きくとることができる。このことは、フォトリソグラフィ技術による配線Ｌ１の位置ずれが起こっても、プラグと配線Ｌ１との配線抵抗の増加を充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができることを意味している。すなわち、本実施の形態１のようなドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術により、配線Ｌ１の形成位置に多少のばらつきが生じても、このばらつきに起因した電気的特性の変動を抑制することができる。
【００５８】
以下では、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の中で、ドーム型プラグ（プラグＰＬＧ）が最も配線ずれのマージンを大きくとれることを検証した結果を示す。図９は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、プラグ突出し量（ｎｍ）と規格化した配線ずれ量との関係を示すグラフである。図９において、横軸は、プラグのコンタクト層間絶縁膜ＣＩＬからの突出し量を示しており、縦軸は、プラグと接続される配線の形成位置が設計値からずれた場合であっても、プラグと配線との間の配線抵抗を所定範囲にすることができる配線ずれ量を規格化して示している。したがって、配線ずれ量が大きいということは、配線とプラグとの間の配線抵抗が所定範囲を超える配線ずれ量が大きいことを意味しており、配線とプラグとの間の配線抵抗の変化が少ないことを示している。なお、図６において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００５９】
以上のことを考慮して図９を見ると、ドーム型プラグ（プラグＰＬＧ）の配線ずれ量は、リセス型プラグ（プラグＰＬＧ１）の配線ずれ量とほぼ同等であるが、王冠型プラグ（ＰＬＧ２）の配線ずれ量よりも大きくなっていることがわかる。これにより、ドーム型プラグ（プラグＰＬＧ）は、王冠型プラグ（プラグＰＬＧ２）に比べて、配線とプラグとの間の配線抵抗が所定範囲を超えるまでの配線ずれ量が大きく、配線とプラグとの間の配線抵抗が変化しにくいことがわかる。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を小さくすることができ、半導体装置における電気的特性の信頼性向上を図ることができることがわかる。
【００６０】
次に、王冠型プラグ（プラグＰＬＧ２）よりも、ドーム型プラグ（プラグＰＬＧ）が配線リーク電流値のばらつきを小さくできることを検証した結果を示す。図１０は、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）において、規格化した配線抵抗値と累積率との関係を示すグラフである。図１０において、横軸は、規格化した配線抵抗値を示しており、縦軸は、検査対象の累積率を示している。累積率とは、例えば、１０００個の半導体チップを検査対象としたときに、累積率５０％とは、５００個の半導体チップにおける配線抵抗値のばらつきを示しており、累積率１００％とは、１０００個の半導体チップにおける配線抵抗値のばらつきを示している。この図１０に示すグラフでは、グラフのプロットが垂直に立っているほど、ばらつきが少ないことを意味し、かつ、左側にシフトするほど配線抵抗値が少なくなることを意味している。なお、図１０において、菱形のプロットはリセス型プラグ（プラグＰＬＧ１）を示しており、四角のプロットは王冠型プラグ（プラグＰＬＧ２）を示している。さらに、三角のプロットはドーム型プラグ（プラグＰＬＧ）を示している。
【００６１】
以上のことを考慮して図１０を見ると、まず、リセス型プラグ（プラグＰＬＧ１）と、王冠型プラグ（プラグＰＬＧ２）と、ドーム型プラグ（プラグＰＬＧ）の間で、傾きに差異がないことから、配線抵抗のばらつきについては同等であると考えられる。
【００６２】
一方、図１０からドーム型プラグ（プラグＰＬＧ）の配線抵抗値の絶対値が王冠型プラグ（プラグＰＬＧ２）の配線抵抗値よりも少なくなっている。このことから、ドーム型プラグ（プラグＰＬＧ）によれば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグ（プラグＰＬＧ２）よりも充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。
【００６３】
このように、フォトリソグラフィ技術による配線の形成位置ずれが生じても、プラグと接続される配線とプラグとの間の配線抵抗の変化を小さくする観点から、王冠型プラグ（プラグＰＬＧ２）よりも、ドーム型プラグ（プラグＰＬＧ）の方が優れていることがわかる。
【００６４】
次に、リセス型プラグ（プラグＰＬＧ１）に比べて、ドーム型プラグ（プラグＰＬＧ）のほうが優れている利点について説明する。図１１は、リセス型プラグ（プラグＰＬＧ１）を形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成し、この層間絶縁膜ＩＬ１に位置ずれのある配線溝ＷＤ１を形成する工程を説明する断面図である。図１１に示すように、リセス型プラグ（プラグＰＬＧ１）では、プラグＰＬＧ１の表面がコンタクト層間絶縁膜ＣＩＬよりも凹んでいるので、配線溝ＷＤ１の深さもプラグＰＬＧ１の上面が凹んでいない場合よりも深い深さｄ１まで形成する必要がある。すなわち、層間絶縁膜ＩＬ１に形成する配線溝ＷＤ１の深さｄ１を深くするために、層間絶縁膜ＩＬ１のエッチング時間を長くする必要がある。例えば、酸化シリコン膜から形成される層間絶縁膜ＩＬ１のエッチングはプラズマを使用したドライエッチングが用いられる。このため、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成するドライエッチングで、配線溝ＷＤ１の内壁に露出する層間絶縁膜ＩＬ１の表面はプラズマによるダメージを余計に受けることになる。すると、配線溝ＷＤ１を形成した層間絶縁膜ＩＬ１の信頼性低下を招くことになる。
【００６５】
これに対し、図１２は、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）を形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成し、この層間絶縁膜ＩＬ１に位置ずれのある配線溝ＷＤ１を形成する工程を説明する断面図である。図１２に示すように、ドーム型プラグ（プラグＰＬＧ）では、プラグＰＬＧの表面がコンタクト層間絶縁膜ＣＩＬよりも上に凸状に膨らんでいるので、配線溝ＷＤ１の深さは、プラグＰＬＧ１の上面が上に凸状に膨らんでいない場合よりも浅い深さｄ２まで形成すればよい。すなわち、層間絶縁膜ＩＬ１に形成する配線溝ＷＤ１の深さｄ２は、リセス型プラグ（プラグＰＬＧ１）を形成する場合の深さｄ１に比べて浅くなるため、層間絶縁膜ＩＬ１のエッチング時間を短くすることができる。この結果、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成する際、配線溝ＷＤ１の内壁に露出する層間絶縁膜ＩＬ１の表面でのプラズマダメージを低減することができる。したがって、本実施の形態１によれば、配線溝ＷＤ１の形成位置がずれた場合であっても、層間絶縁膜ＩＬ１の表面に与えるプラズマダメージを低減することができ、半導体装置の信頼性を向上することができる。
【００６６】
本実施の形態１では、ドーム型プラグ（プラグＰＬＧ）を形成する点に特徴があるが、このドーム型プラグ（プラグＰＬＧ）において、コンタクト層間絶縁膜ＣＩＬから上に凸状に膨らんでドーム形状となっている上端部の具体的な寸法について説明する。図１３は、本実施の形態１におけるドーム型プラグ（プラグＰＬＧ）の構造を示す断面図である。図１３において、ドーム型プラグ（プラグＰＬＧ）に形成されている上に凸状に膨らんでいるドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離は、例えば、１ｎｍ〜１００ｎｍである。このドーム型プラグ（プラグＰＬＧ）の突出部は主にコンタクト層間絶縁膜ＣＩＬを研磨することにより形成されるものであり、コンタクト層間絶縁膜ＣＩＬの研磨量の領域によるばらつきを考慮すると、例えば、１ｎｍ〜１００ｎｍ程度となる。例えば、コンタクト層間絶縁膜ＣＩＬの研磨量のばらつきを例えば、研磨量の１０％とすると、１００ｎｍのコンタクト層間絶縁膜ＣＩＬを研磨する場合、ばらつきは１０ｎｍとなる。この１０ｎｍ程度であれば、形成される突出部のばらつきも問題ない程度に抑えることができる。
【００６７】
さらに、ドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離を、１００ｎｍ以下とするのは別の理由もある。例えば、コンタクト層間絶縁膜ＣＩＬの研磨量を増加させるということは、予め堆積させるコンタクト層間絶縁膜ＣＩＬの膜厚も厚くすることを意味している。この場合、厚いコンタクト層間絶縁膜ＣＩＬにコンタクトホールを形成して、このコンタクトホールにタングステン膜を埋め込むことによりプラグＰＬＧを形成するが、コンタクトホールのアスペクト比（高さ／底面の長さ）が大きくなって、タングステン膜を充分に埋め込むことが難しくなる。つまり、コンタクト層間絶縁膜ＣＩＬの厚さを研磨する量を見込んで厚く形成すると、プラグＰＬＧの形成が困難となるのである。このようなことから、コンタクト層間絶縁膜ＣＩＬの研磨量を１００ｎｍ以下にしている。この結果、ドーム形状の上端部（頂上部）と、コンタクト層間絶縁膜ＣＩＬの表面（上面）との間の距離は、例えば、１ｎｍ〜１００ｎｍとなる。
【００６８】
このドーム型プラグ（プラグＰＬＧ）の特徴は、コンタクト層間絶縁膜ＣＩＬの表面よりもバリア導体膜ＢＦ１の上端部の高さが高く、このバリア導体膜ＢＦ１の上端部の高さよりもタングステン膜ＷＦの上端部（頂上部）の高さが高くなるように、上に凸のドーム形状が形成されている点にある。したがって、コンタクト層間絶縁膜ＣＩＬとバリア導体膜ＢＦ１の上端部との間の高さや、バリア導体膜ＢＦ１の上端部とタングステン膜ＷＦの上端部との間の高さも規定する必要がある。具体的に、コンタクト層間絶縁膜ＣＩＬとバリア導体膜ＢＦ１の上端部との間の高さは、例えば、０．１ｎｍ〜５０ｎｍであり、バリア導体膜ＢＦ１の上端部とタングステン膜ＷＦの上端部との間の高さも、例えば、０．１ｎｍ〜５０ｎｍである。
【００６９】
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
【００７０】
まず、通常の半導体製造技術を使用することにより、図１４に示すように、半導体基板１Ｓ上に複数のＭＩＳＦＥＴを形成する。この複数のＭＩＳＦＥＴには、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２が含まれる。続いて、図１５に示すように、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２を形成した半導体基板１Ｓ上にコンタクト層間絶縁膜ＣＩＬを形成する。このコンタクト層間絶縁膜ＣＩＬは、ｎチャネル型ＭＩＳＦＥＴＱ１とｐチャネル型ＭＩＳＦＥＴＱ２とを覆うように形成される。具体的に、コンタクト層間絶縁膜ＣＩＬは、例えば、オゾンとＴＥＯＳとを原料に使用した熱ＣＶＤ法により形成されるオゾンＴＥＯＳ膜と、ＴＥＯＳを原料に使用したプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜との積層膜から形成されている。なお、オゾンＴＥＯＳ膜の下層に、例えば、窒化シリコン膜よりなるエッチングストッパ膜を形成してもよい。
【００７１】
コンタクト層間絶縁膜ＣＩＬをＴＥＯＳ膜から形成する理由は、ＴＥＯＳ膜が下地段差に対する被覆性のよい膜であるからである。コンタクト層間絶縁膜ＣＩＬを形成する下地は、半導体基板１ＳにＭＩＳＦＥＴが形成された凹凸のある状態である。つまり、半導体基板１ＳにＭＩＳＦＥＴが形成されているので、半導体基板１Ｓの表面にはゲート電極が形成されて凹凸のある下地となっている。したがって、凹凸のある段差に対して被覆性のよい膜でないと、微細な凹凸を埋め込むことができず、ボイドなどの発生原因となる。そこで、コンタクト層間絶縁膜ＣＩＬには、ＴＥＯＳ膜が使用される。なぜなら、ＴＥＯＳを原料とするＴＥＯＳ膜では、原料であるＴＥＯＳが酸化シリコン膜となる前に中間体を作り、成膜表面で移動しやすくなるため、下地段差に対する被覆性が向上するからである。
【００７２】
次に、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬにコンタクトホールＣＮＴを形成する。このコンタクトホールＣＮＴは、コンタクト層間絶縁膜ＣＩＬを貫通して、半導体基板１Ｓに形成されているｎチャネル型ＭＩＳＦＥＴＱ１やｐチャネル型ＭＩＳＦＥＴＱ２のソース領域あるいはドレイン領域に達するように加工される。
【００７３】
続いて、図１７に示すように、コンタクト層間絶縁膜ＣＩＬに形成したコンタクトホールＣＮＴに金属膜を埋め込むことによりプラグＰＬＧを形成する。具体的には、コンタクトホールＣＮＴを形成したコンタクト層間絶縁膜ＣＩＬ上に、例えば、スパッタリングを使用してバリア導体膜ＢＦ１となるチタン／窒化チタン膜（チタン膜とチタン膜上に形成された窒化チタン膜）を形成する。このチタン／窒化チタン膜は、タングステン膜を構成するタングステンがシリコン中へ拡散することを防止するために設けられている膜で、このタングステン膜が構成される際のＷＦ６（フッ化タングステン）を還元処理するＣＶＤ法において、フッ素アタックがコンタクト層間絶縁膜ＣＩＬや半導体基板１Ｓになされてダメージを与えることを防ぐためのものである。なお、バリア導体膜ＢＦ１として、チタン／窒化チタン膜のほか、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む単層膜や積層膜から構成してもよい。
【００７４】
そして、バリア導体膜ＢＦ１上にタングステン膜ＷＦを形成する。これにより、コンタクトホールＣＮＴの内壁（側壁および底面）にバリア導体膜ＢＦ１が形成され、このバリア導体膜ＢＦ１上でコンタクトホールＣＮＴを埋め込むようにタングステン膜ＷＦが形成される。
【００７５】
次に、図１８に示すように、化学的機械的研磨法（ＣＭＰ法）による第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦの膜厚を薄くする。このとき、第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くする条件で、タングステン膜ＷＦの膜厚を薄くする。このようにコンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くすることにより、短時間でタングステン膜ＷＦの膜厚を薄くすることができる。具体的に、第１研磨工程では、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下の第１スラリを使用して化学的機械的研磨を実施する。この結果、第１スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である研磨を実現することができる。
【００７６】
続いて、図１９に示すように、化学的機械的研磨法による第２研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を完全に除去するとともに、コンタクトホールＣＮＴ内にバリア導体膜ＢＦ１とタングステン膜ＷＦを残存させることによりプラグＰＬＧを形成する。つまり、第１研磨工程を実施した後、さらに、化学的機械的研磨法により、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を遅くする条件で、薄膜化されたタングステン膜、バリア導体膜ＢＦ１およびコンタクト層間絶縁膜ＣＩＬの一部を除去し、かつ、コンタクトホールＣＮＴにバリア導体膜ＢＦ１とタングステン膜ＷＦを残存させることによりプラグを形成する。このとき形成されるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００７７】
具体的に、ドーム型プラグ（プラグＰＬＧ２）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００７８】
第２研磨工程では、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現している。このことは、タングステン膜の研磨速度よりもコンタクト層間絶縁膜ＣＩＬの研磨速度が速いことを意味している。したがって、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦが除去された後、コンタクトホールＣＮＴ内に埋め込まれているタングステン膜ＷＦの研磨量よりも、コンタクトホールＣＮＴを囲むコンタクト層間絶縁膜ＣＩＬの研磨量の方が大きくなり、この結果、コンタクト層間絶縁膜ＣＩＬの表面よりもコンタクトホールＣＮＴ内に埋め込まれたバリア導体膜ＢＦ１とタングステン膜ＷＦの上端部の高さが高くなる。さらに、第２研磨工程では、タングステン膜ＷＦも削れる条件で研磨しているので、タングステン膜ＷＦおよびバリア導体膜ＢＦ１の角部もラウンドするように研磨されて、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００７９】
このとき、バリア導体膜ＢＦ１の上端部の高さがコンタクト層間絶縁膜ＣＩＬよりも高くなるのは、第２研磨工程で使用する第２スラリに含まれる過酸化水素はバリア導体膜ＢＦ１であるチタン／窒化チタン膜を溶かさないからである。すなわち、第２研磨工程は、砥粒による機械的研磨と、溶液（過酸化水素）による化学反応による化学的研磨の両方が使用されるが、バリア導体膜ＢＦ１は過酸化水素に溶解しないので、第２研磨工程におけるバリア導体膜ＢＦ１の研磨は、砥粒による機械的研磨が主体となる。機械的研磨では、コンタクト層間絶縁膜ＣＩＬの上面よりも下側までバリア導体膜ＢＦ１を研磨することは困難となることから、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面の高さよりも高くなるのである。
【００８０】
また、第２研磨工程で、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である条件としているのは以下に示す理由による。すなわち、１未満としているのは、タングステン膜ＷＦの研磨速度よりもコンタクト層間絶縁膜ＣＩＬの研磨速度を速くすることにより、上に凸のドーム形状を形成する必要があるためである。このとき、タングステン膜ＷＦの研磨速度は初期段階で１未満になるように設定されるが、タングステン膜ＷＦの研磨時間が長くなるにつれて、研磨表面の温度が上昇して研磨速度が速くなる性質がある。したがって、初期段階で１未満の研磨速度になるように設定しても、研磨時間が長くなると、１以上になることがある。しかし、初期段階での研磨速度を１未満にすることで、タングステン膜ＷＦの研磨速度がコンタクト層間絶縁膜ＣＩＬの研磨速度よりも小さな条件となり、ドーム型プラグを形成することができる。すなわち、第２研磨工程の初期段階から最終段階のうち初期段階に近い段階で、タングステン膜ＷＦの研磨速度がコンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合に１未満となるのであれば、ドーム型プラグを形成することができる。
【００８１】
一方、第２研磨工程で、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上としているのは、コンタクト層間絶縁膜ＣＩＬ上に不要なタングステン膜ＷＦが残存しないようにするためである。例えば、タングステン膜ＷＦの研磨速度が０．１未満になると、コンタクト層間絶縁膜ＣＩＬ上にタングステン膜ＷＦが残存しやすくなる。この場合、隣接するプラグがコンタクト層間絶縁膜ＣＩＬ上に残存するタングステン膜ＷＦを介して導通してしまう不具合が発生する。また、コンタクト層間絶縁膜ＣＩＬ上に残存しているタングステン膜ＷＦが剥がれて異物となり、半導体装置の製造工程における歩留まりを低下させることにもつながる。このため、第２研磨工程では、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度を０．１以上にしているのである。
【００８２】
以上のように第２研磨工程を実施することにより、ドーム型プラグであるプラグＰＬＧ２を形成することができる。次に、シングルダマシン法を使用して銅配線を形成する工程について説明する。図２０に示すように、プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成する。この層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜から形成されており、この酸化シリコン膜は、例えば、ＣＶＤ法を使用することにより形成することができる。
【００８３】
そして、図２１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１にトレンチ（配線溝）ＷＤ１を形成する。このトレンチＷＤ１は、酸化シリコン膜からなる層間絶縁膜ＩＬ１を貫通して底面がプラグＰＬＧの上面に達するように形成される。これにより、トレンチＷＤ１の底部でプラグＰＬＧ１の表面が露出することになる。
【００８４】
その後、図２２に示すように、トレンチＷＤ１を形成した層間絶縁膜ＩＬ１上にバリア導体膜ＢＦ２を形成する。具体的に、バリア導体膜ＢＦ２は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成することができる。言い換えれば、バリア導体膜ＢＦ２は、タンタル、チタン、ルテニウム、マンガンのいずれかの金属材料からなる金属材料膜、この金属材料とＳｉ、Ｎ、Ｏ、Ｃのいずれかの元素との化合物膜のいずれかの膜から形成することができる。
【００８５】
続いて、トレンチＷＤ１の内部および層間絶縁膜ＩＬ１上に形成されたバリア導体膜ＢＦ２上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解めっき法により銅膜ＣＦを形成する。この銅膜ＣＦは、トレンチＷＤ１に埋め込まれるように形成される。この銅膜ＣＦは、例えば、銅を主体とする膜から形成される。具体的には、銅（Ｃｕ）または銅合金（銅（Ｃｕ）とアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）から形成される。
【００８６】
次に、図２３に示すように、層間絶縁膜ＩＬ１上に形成された不要なバリア導体膜ＢＦ２および銅膜ＣＦをＣＭＰ法で除去する。これにより、トレンチＷＤ１にバリア導体膜ＢＦ２と銅膜ＣＦを埋め込んだ配線Ｌ１を形成することができる。なお、配線Ｌ１の上層に、さらに、多層配線を形成するが、本明細書での説明は省略する。以上のようにして、実施の形態１における半導体装置を製造することができる。
【００８７】
本実施の形態１によれば、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００８８】
（実施の形態２）
前記実施の形態１では、図１８に示すように、第１研磨工程により、タングステン膜ＷＦの膜厚を薄くした後、図１９に示すように、第２研磨工程を実施して、ドーム型プラグ（プラグＰＬＧ）を形成する例について説明している。本実施の形態２では、第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦを除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出する。そして、第１研磨工程を実施した後、第２研磨工程を実施して、ドーム型プラグ（プラグＰＬＧ）を形成する例について説明する。
【００８９】
図１４〜図１７に示す工程までは、前記実施の形態１と同様である。続いて、図２４に示すように、化学的機械的研磨法（ＣＭＰ法）による第１研磨工程により、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出させる。このとき、第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くする条件で、タングステン膜ＷＦの膜厚を薄くする。このようにコンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を速くすることにより、短時間でタングステン膜ＷＦの膜厚を薄くすることができる。具体的に、第１研磨工程では、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下の第１スラリを使用して化学的機械的研磨を実施する。この結果、第１スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である研磨を実現することができる。
【００９０】
次に、図２５に示すように、化学的機械的研磨法による第２研磨工程により、第１研磨工程を実施することにより露出しているコンタクト層間絶縁膜ＣＩＬ上と、プラグＰＬＧ内に埋め込まれているタングステン膜ＷＦおよびバリア導体膜ＢＦ１の一部を研磨する。つまり、第１研磨工程を実施した後、さらに、化学的機械的研磨法により、コンタクト層間絶縁膜ＣＩＬの研磨速度よりもタングステン膜ＷＦの研磨速度を遅くする条件で、露出しているコンタクト層間絶縁膜ＣＩＬ上と、プラグＰＬＧ内に埋め込まれているタングステン膜ＷＦおよびバリア導体膜ＢＦ１の一部を研磨する。このとき形成されるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなる。
【００９１】
具体的に、ドーム型プラグ（プラグＰＬＧ）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００９２】
その後の工程は、図２０〜図２３に示す前記実施の形態１と同様である。このようにして、本実施の形態２における半導体装置を製造することができる。
【００９３】
本実施の形態２によれば、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００９４】
（実施の形態３）
前記実施の形態１では、第１研磨工程と第２研磨工程を実施することにより、ドーム型プラグを形成する例について説明したが、本実施の形態３では、第１研磨工程を実施せず、最初の段階から第２研磨工程を実施することにより、ドーム型プラグを形成する例について説明する。
【００９５】
図１４〜図１７に示す工程までは、前記実施の形態１と同様である。続いて、図１７に示すように、コンタクト層間絶縁膜ＣＩＬ上に形成されているバリア導体膜ＢＦ１とタングステン膜ＷＦに対して、第２研磨工程を実施する。この第２研磨工程では、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なタングステン膜ＷＦおよびバリア導体膜ＢＦ１を除去して、コンタクト層間絶縁膜ＣＩＬの表面を露出させ、さらに、露出しているコンタクト層間絶縁膜ＣＩＬの一部を除去することにより、ドーム型プラグ（プラグＰＬＧ）を形成する。
【００９６】
具体的に、ドーム型プラグ（プラグＰＬＧ２）を形成するには、第２研磨工程の条件を以下のようにする必要がある。つまり、第２研磨工程では、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上の第２スラリを使用して化学的機械的研磨を実施する。この結果、第２スラリによる化学的機械的研磨は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が０．１以上１未満である研磨を実現できる。このような条件の第２研磨工程を実施することで、ドーム型プラグを形成することができる。
【００９７】
その後の工程は、図２０〜図２３に示す前記実施の形態１と同様である。このようにして、本実施の形態３における半導体装置を製造することができる。
【００９８】
本実施の形態３においても、ドーム型プラグを形成することにより、フォトリソグラフィ技術によるパターンずれによってドーム型プラグの上層に形成される配線の位置ずれが生じた場合であっても、配線の位置ずれを反映して半導体装置の電気的特性が変動することを抑制することができる。例えば、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと、本来接続されない配線とのショート不良および配線リーク電流のばらつきを充分抑制することができ、半導体装置における電気的特性の信頼性向上を図ることができる。さらに、フォトリソグラフィ技術による配線の位置ずれが起こっても、プラグと配線との間の配線抵抗の変化を王冠型プラグよりも充分抑制することができ、この点からも半導体装置における電気的特性の信頼性向上を図ることができる。
【００９９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１００】
ここで、前記実施の形態１と前記実施の形態２で説明した半導体装置の製造方法の利点について説明する。例えば、半導体基板上には、フォトリソグラフィ技術によりパターニングによりプラグや配線を形成するが、このとき、プラグと配線との位置合わせを行なう必要がある。このようにプラグと配線の位置合わせを行なうためには、半導体基板に形成した位置合わせマークを使用して、フォトリソグラフィ技術によるパターニングを実施する。したがって、半導体基板に形成される位置合わせマークを正常に形成する必要がある。
【０１０１】
図２６は、半導体基板に形成される位置合わせマークＭＫの一例を示す断面図である。図２６に示すように、この位置合わせマークＭＫは、コンタクト層間絶縁膜ＣＩＬに形成された開口部ＯＰの内壁にバリア導体膜ＢＦ１とタングステン膜ＷＦを形成することにより構成される。つまり、位置合わせマークＭＫは、プラグの形成工程を使用して形成されている。ここで、位置合わせマークＭＫとプラグとの相違点は、位置合わせマークＭＫを形成する開口部ＯＰの径が、プラグを形成するコンタクトホールの径よりも充分に大きいという点である。このため、位置合わせマークＭＫの開口部ＯＰは、タングステン膜ＷＦで充填されずに、開口部ＯＰの内壁にだけタングステン膜ＷＦが形成される。この位置合わせマークＭＫを形成する場合も、プラグの形成工程と同様に、コンタクト層膜絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１とタングステン膜ＷＦとを化学的機械的研磨により除去する。
【０１０２】
ここで、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なバリア導体膜ＢＦ１と不要なタングステン膜ＷＦを除去する場合、タングステン膜ＷＦとバリア導体膜ＢＦ１の研磨に時間がかかるとエロージョンと呼ばれる現象が生じる。このエロージョンと呼ばれる現象は、開口部ＯＰの角部に機械的圧力が加わる結果、タングステン膜ＷＦとともにコンタクト層間絶縁膜ＣＩＬの角部を削られてしまう現象である。図２７は、位置合わせマークＭＫにエロージョンが発生した状態を示す断面図である。図２７に示すように、コンタクト層間絶縁膜ＣＩＬが除去されて、位置合わせマークＭＫの形状が劣化していることがわかる。このエロージョンは、位置合わせマークＭＫを構成する開口部ＯＰの径が大きいことで、開口部ＯＰの内部にタングステン膜ＷＦが充填されていないことに起因している。つまり、開口部ＯＰの内壁にだけタングステン膜ＷＦが形成されている状態で、タングステン膜ＷＦを研磨すると、開口部ＯＰの角部に形成されているタングステン膜ＷＦが除去されてコンタクト層間絶縁膜ＣＩＬが露出する。この開口部ＯＰの角部は、研磨圧力が高くなることから、タングステン膜ＷＦの研磨だけでなく、コンタクト層間絶縁膜ＣＩＬの研磨も進んでしまうのである。この結果、コンタクト層間絶縁膜ＣＩＬが削られるエロージョンが発生する。このエロージョンは、タングステン膜ＷＦを研磨する時間が長くなれば長くなるほど大きくなる。
【０１０３】
ここで、前記実施の形態１や前記実施の形態２では、タングステン膜ＷＦの研磨を第１研磨工程と第２研磨工程で実施している。この第１研磨工程は、コンタクト層間絶縁膜ＣＩＬの研磨速度を１とした場合、タングステン膜ＷＦの研磨速度が１０以上１０００以下である条件で実施している。すなわち、タングステン膜ＷＦの研磨速度が速くなっている。つまり、不要なタングステン膜ＷＦの除去に要する時間を短縮することができるので、位置合わせマークＭＫが形成されている領域でのエロージョンを小さくすることができるのである。したがって、前記実施の形態１や前記実施の形態２における半導体装置の製造方法によれば、エロージョンによる位置合わせマークＭＫの劣化を抑制することができるので、プラグや配線との位置合わせ精度を向上することができ、プラグに形成位置に対する配線の形成位置のずれを防止できる。この結果、ドーム型プラグを形成することとの相乗効果で、半導体装置における電気的特性の信頼性を向上できる。
【０１０４】
最後に、本願発明と特許文献１との差異について説明する。特許文献１には、半導体基板上に形成されるプラグを層間絶縁膜よりも高くして、層間絶縁膜上に形成される配線とプラグとの電気的接続の信頼性を向上する技術が記載されている。このようなプラグの製造方法としては、まず、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が速い条件で第１研磨を実施し、その後、層間絶縁膜の研磨速度よりもタングステン膜の研磨速度が遅い条件で第２研磨を実施するとしている。このとき、第１研磨では、アルミナ（Ａｌ２Ｏ３）からなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）などの酸や塩基性物質を使用し、第２研磨では、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用している。第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっている。
【０１０５】
このように特許文献１には、プラグを層間絶縁膜よりも高くする技術が記載されている。しかし、プラグはタングステン膜を埋め込んでいるが、バリア導体膜に対する記載はされていない。したがって、本願発明のように、上面がコンタクト層間絶縁膜ＣＩＬの上面から突き出た上に凸のドーム形状のドーム型プラグとなり、バリア導体膜ＢＦ１の上端部の高さは、コンタクト層間絶縁膜ＣＩＬの上面よりも高く、かつ、タングステン膜ＷＦの上端部の高さは、バリア導体膜ＢＦ１の上端部の高さよりも高くなるという構成は記載されていない。つまり、特許文献１には、バリア導体膜の上端部の高さがコンタクト層間絶縁膜の表面の高さよりも高くなっている記載および示唆はない。
【０１０６】
さらに、特許文献１では、第２研磨の際、コロイド性シリカからなる砥粒、過酸化水素（Ｈ２Ｏ２）、水酸化カリウム（ＫＯＨ）などの塩基性物質を使用しているが、水酸化カリウム（ＫＯＨ）などの塩基性物質は、バリア導体膜を構成するチタン膜を溶かす性質がある。したがって、特許文献１には、そもそもバリア導体膜についての記載がないが、仮に、バリア導体膜を形成する場合を考えると、第２研磨によって、バリア導体膜は、砥粒による機械的研磨だけでなく、塩基性物質による化学的研磨も作用する。したがって、機械的研磨だけ作用する場合は、バリア導体膜の高さがコンタクト層間絶縁膜の表面よりも低くなることはないが、溶液による化学的研磨も作用する場合は、コンタクト層間絶縁膜の表面よりも低い位置に形成されているバリア導体膜にもプラグの表面から溶液がしみこんで除去されると考えられる。したがって、特許文献１による第２研磨では、バリア導体膜の上端部の高さがコンタクト層間絶縁膜の表面よりも低くなる可能性が高い。このことからも、特許文献１に記載された技術を使用しても、本願発明の特徴的構成を実現することは困難である。
【０１０７】
さらに、特許文献１には、第２研磨におけるタングステン膜の研磨速度は５０Å／分、層間絶縁膜の研磨速度は２５００Å／分となっていると記載されている。つまり、層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度は０．０２となる。一方、本願発明では、コンタクト層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度が０．１以上１未満である。したがって、特許文献１に記載されているタングステン膜の研磨速度は、本願発明よりもかなり低くなっている。このことは、タングステン膜の除去に要する時間が長くなることを意味している。したがって、特許文献１では、エロージョンが大きくなり、位置合わせマークの形状劣化が起こりやすいといえる。この結果、位置合わせ精度が劣化すると考えられる。
【０１０８】
さらに、タングステン膜の研磨速度が必要以上に遅く、例えば、タングステン膜の研磨速度が０．１未満になると、コンタクト層間絶縁膜上にタングステン膜が残存しやすくなる。この場合、隣接するプラグがコンタクト層間絶縁膜上に残存するタングステン膜を介して導通してしまう不具合が発生する。また、コンタクト層間絶縁膜上に残存しているタングステン膜が剥がれて異物となり、半導体装置の製造工程における歩留まりを低下させることにもつながる。
【０１０９】
これに対し、本願発明では、コンタクト層間絶縁膜の研磨速度を１とした場合、タングステン膜の研磨速度が０．１以上１未満であることから、上述したエロージョンによる位置合わせマークの形状劣化や、コンタクト層間絶縁膜上にタングステン膜が残存することを抑制できるというと特許文献１では実現できない顕著な効果を得ることができる。
【産業上の利用可能性】
【０１１０】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【符号の説明】
【０１１１】
１Ｓ 半導体基板
ＢＦ１ バリア導体膜
ＢＦ２ バリア導体膜
ＣＦ 銅膜
ＣＩＬ コンタクト層間絶縁膜
ＣＮＴ コンタクトホール
ＣＳ コバルトシリサイド膜
ＥＸ１ 浅いｎ型不純物拡散領域
ＥＸ２ 浅いｐ型不純物拡散領域
ＧＯＸ ゲート絶縁膜
Ｇ１ ゲート電極
Ｇ２ ゲート電極
ＩＬ１ 層間絶縁膜
Ｌ１ 配線
ＭＫ 位置合わせマーク
ＮＲ 深いｎ型不純物拡散領域
ＮＷＬ ｎ型ウェル
ＰＦ ポリシリコン膜
ＰＬＧ プラグ
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
ＰＲ 深いｐ型不純物拡散領域
ＰＷＬ ｐ型ウェル
Ｑ１ ＭＩＳＦＥＴ
Ｑ２ ＭＩＳＦＥＴ
ＳＴＩ 素子分離領域
ＳＷ サイドウォール
ＶＯＤ ボイド
ＷＤ１ トレンチ（配線溝）
ＷＦ タングステン膜
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に形成された半導体素子と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に形成された層間絶縁膜と、
（ｃ）前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたプラグと、
（ｄ）前記層間絶縁膜上に形成され、かつ、前記プラグと電気的に接続された配線とを備え、
前記プラグは、
（ｃ１）前記層間絶縁膜に形成されたコンタクトホールと、
（ｃ２）前記コンタクトホールの内壁に形成されたバリア導体膜と、
（ｃ３）前記バリア導体膜上に形成され、かつ、前記コンタクトホールを埋め込むように形成された第１導体膜とを有する半導体装置であって、
前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１導体膜の上端部の高さは、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高くなっていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高く、かつ、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高くなっていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記バリア導体膜は、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜であることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記第１導体膜は、タングステン膜であることを特徴とする半導体装置。
【請求項６】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）化学的機械的研磨法により、前記第１導体膜の膜厚を薄くする工程と、
（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、薄膜化された前記第１導体膜、前記バリア導体膜および前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備え、
前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を速くする条件で、前記第１導体膜の膜厚を薄くすることを特徴とする半導体装置の製造方法。
【請求項８】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリは、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下のスラリであり、
前記第２スラリは、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上のスラリであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が１０以上１０００以下であり、
前記第２スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が０．１以上１未満であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項６記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高くし、かつ、前記バリア導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記バリア導体膜を、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜から形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項６記載の半導体装置の製造方法であって、
前記（ｅ）工程は、前記第１導体膜を、タングステン膜から形成することを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜を除去して前記層間絶縁膜の上面を露出する工程と、
（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備え、
前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を速くする条件で実施することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリは、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下のスラリであり、
前記第２スラリは、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上のスラリであることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が１０以上１０００以下であり、
前記第２スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、
前記第１導体膜の研磨速度が０．１以上１未満であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高くし、かつ、前記バリア導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１４記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記バリア導体膜を、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜から形成することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１４記載の半導体装置の製造方法であって、
前記（ｅ）工程は、前記第１導体膜を、タングステン膜から形成することを特徴とする半導体装置の製造方法。
【請求項２２】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件での化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜と前記層間絶縁膜の一部を除去してプラグを形成する工程と、
前記（ｆ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【請求項１】
（ａ）半導体基板上に形成された半導体素子と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に形成された層間絶縁膜と、
（ｃ）前記層間絶縁膜を貫通して前記半導体素子と電気的に接続されたプラグと、
（ｄ）前記層間絶縁膜上に形成され、かつ、前記プラグと電気的に接続された配線とを備え、
前記プラグは、
（ｃ１）前記層間絶縁膜に形成されたコンタクトホールと、
（ｃ２）前記コンタクトホールの内壁に形成されたバリア導体膜と、
（ｃ３）前記バリア導体膜上に形成され、かつ、前記コンタクトホールを埋め込むように形成された第１導体膜とを有する半導体装置であって、
前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１導体膜の上端部の高さは、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高くなっていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高く、かつ、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高くなっていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記バリア導体膜は、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜であることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記第１導体膜は、タングステン膜であることを特徴とする半導体装置。
【請求項６】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）化学的機械的研磨法により、前記第１導体膜の膜厚を薄くする工程と、
（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、薄膜化された前記第１導体膜、前記バリア導体膜および前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備え、
前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を速くする条件で、前記第１導体膜の膜厚を薄くすることを特徴とする半導体装置の製造方法。
【請求項８】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリは、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下のスラリであり、
前記第２スラリは、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上のスラリであることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が１０以上１０００以下であり、
前記第２スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が０．１以上１未満であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項６記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高くし、かつ、前記バリア導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項６記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記バリア導体膜を、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜から形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項６記載の半導体装置の製造方法であって、
前記（ｅ）工程は、前記第１導体膜を、タングステン膜から形成することを特徴とする半導体装置の製造方法。
【請求項１４】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜を除去して前記層間絶縁膜の上面を露出する工程と、
（ｇ）前記（ｆ）工程後、化学的機械的研磨法により、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件で、前記層間絶縁膜の一部を除去し、かつ、前記コンタクトホールに前記バリア導体膜と前記タングステン膜を残存させることによりプラグを形成する工程とを備え、
前記（ｇ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を速くする条件で実施することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリは、砥粒としてフュームドシリカを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以下のスラリであり、
前記第２スラリは、砥粒としてフュームドシリカとコロイダルシリカとを使用し、過酸化水素と、鉄または鉄の化合物を含み、砥粒の濃度が５％以上のスラリであることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法であって、
前記（ｆ）工程は、第１スラリを使用して化学的機械的研磨法を実施し、
前記（ｇ）工程は、第２スラリを使用して化学的機械的研磨法を実施し、
前記第１スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、前記第１導体膜の研磨速度が１０以上１０００以下であり、
前記第２スラリによる化学的機械的研磨は、前記層間絶縁膜の研磨速度を１とした場合、
前記第１導体膜の研磨速度が０．１以上１未満であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも１ｎｍ〜１００ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４記載の半導体装置の製造方法であって、
前記（ｇ）工程で形成される前記プラグにおいて、
前記第１導体膜の上端部の高さを、前記バリア導体膜の上端部の高さよりも０．１ｎｍ〜５０ｎｍだけ高くし、かつ、前記バリア導体膜の上端部の高さを、前記層間絶縁膜の上面の高さよりも０．１ｎｍ〜５０ｎｍだけ高く形成することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１４記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記バリア導体膜を、チタン、窒化チタン、あるいは、窒化タンタルのいずれかを含む膜から形成することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１４記載の半導体装置の製造方法であって、
前記（ｅ）工程は、前記第１導体膜を、タングステン膜から形成することを特徴とする半導体装置の製造方法。
【請求項２２】
（ａ）半導体基板上に半導体素子を形成する工程と、
（ｂ）前記半導体素子を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、
（ｄ）前記コンタクトホール内を含む前記層間絶縁膜上にバリア導体膜を形成する工程と、
（ｅ）前記コンタクトホール内を埋め込むように前記バリア導体膜上に第１導体膜を形成する工程と、
（ｆ）前記層間絶縁膜の研磨速度よりも前記第１導体膜の研磨速度を遅くする条件での化学的機械的研磨法により、前記コンタクトホール内に前記バリア導体膜と前記第１導体膜を残しつつ、前記層間絶縁膜上に形成されている前記第１導体膜と前記バリア導体膜と前記層間絶縁膜の一部を除去してプラグを形成する工程と、
前記（ｆ）工程で形成される前記プラグの上面は前記層間絶縁膜の上面から突き出た上に凸のドーム形状をしており、前記バリア導体膜の上端部の高さは、前記層間絶縁膜の上面よりも高く、かつ、前記第１導体膜の上端部の高さは、前記バリア導体膜の上端部の高さよりも高いことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１１−２９５５２（Ｐ２０１１−２９５５２Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７６４５８（Ｐ２００９−１７６４５８）
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]