【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置の設計フローは、プラグＰＧに接続された配線Ｍ１を含むチップレイアウトを設計するステップと、設計されたチップレイアウトにおけるプラグＰＧに対する配線Ｍ１のマージンを、プラグＰＧに対する配線Ｍ１のリセス量に応じて修正するステップとを有している。この修正ステップは、テストウエハに試験用プラグとそれに３次元的に接続された試験用配線とを含むテストパターンを形成するサブステップと、試験用配線の配線幅および配線密度と試験用プラグに対する試験用配線のリセス量との相関を調べるサブステップを有している。更に、得られた相関に基づいてプラグＰＧに対する配線Ｍ１のリセス量を予測するサブステップと、予測されたリセス量に応じてプラグＰＧに対する配線Ｍ１のマージンを修正するサブステップを有している。 （もっと読む）

【課題】貫通ビアを用いた実装における端子間のショートや実装精度の低下を防止する。
【解決手段】半導体チップ８８の貫通ビア８６の上に、他の半導体チップ１０１を実装する。半導体チップ１０１のバンプ１０３は、４つの貫通ビア８６で囲まれた領域に導かれて接合される。各貫通ビア８６は、バンプ１０３に面する側面及び上面の保護膜３１がエッチングによって除去されており、バンプ１０３のハンダ材料への濡れ性が保護膜３１で覆われた領域よりも良好になっている。このために、ハンダ材料のはみ出しによる他の電極との間のショートが防止される。さらに、１つのバンプ１０３に複数の貫通ビア８６からなる接続端子を配置するので、バンプ１０３に確実に接合できる。 （もっと読む）

【課題】実施形態は、一括して形成することが可能なメモリセルを有し、その直下に制御回路を設けた構成を実現する半導体装置およびその製造方法を提供する。
【解決手段】実施形態は、基板上に設けられたメモリアレイと、前記基板と前記メモリアレイとの間の前記基板の表面に設けられた制御回路と、を有する半導体装置の製造方法であって、前記制御回路のｐ形半導体領域およびｎ形半導体領域を覆う絶縁層に、前記ｐ形半導体領域に連通する第１のコンタクトホールを形成する工程と、前記第１のコンタクトホールの内部に、前記ｐ形半導体領域に接したコンタクトプラグを形成する工程と、を備える。さらに、前記ｎ形半導体領域に連通する第２のコンタクトホールを前記絶縁層に形成する工程と、前記コンタクトプラグと、前記第２のコンタクトホールの内部に露出した前記ｎ形半導体領域と、に接する配線を形成する工程と、を備える。 （もっと読む）

【課題】基板を貫通する電極の形成に適用できる新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に半導体素子を形成する工程と、半導体基板に孔を形成する工程と、半導体素子の上方と孔の内壁および底を覆うように絶縁膜を形成する工程と、異方性エッチングにより、半導体素子の上方と孔の底の絶縁膜を除去する工程と、孔の底に金属拡散防止膜を形成する工程と、孔に導電膜を埋める工程とを有する。 （もっと読む）

【課題】アンダーバリアメタルに起因する応力集中を緩和し、トランジスタの特性の変動を抑制することができるパッド電極構造を備える半導体装置を得られるようにする。
【解決手段】半導体装置は、半導体基板１の上に形成された電極パッド６と、電極パッド６の上に形成され、且つ、電極パッド６の一部が露出するような第１開口部を有する第１絶縁膜７と、第１絶縁膜の上に形成され、且つ、第１開口部における少なくとも一部が露出するような第２開口部を有する第２絶縁膜８と、第２絶縁膜８及び電極パッド６の上に形成されたアンダーバリアメタル１０とを備えている。アンダーバリアメタル１０は、第２絶縁膜８の表面における第２開口部の外側である第１領域と電極パッド６の表面における第２開口部の内側である第２領域とにより挟まれる第３領域により分離されている。 （もっと読む）

【課題】対向するバンプ、パッド等を良好に接続し、接続部分の水平強度を高めるための半導体装置を提供する。
【解決手段】半導体基板２の上方に形成される第１絶縁膜１５と、第１絶縁膜１５内に形成される導電パターン１９と、第１絶縁膜１５上に形成される第２絶縁膜２１と、第２絶縁膜２１内に形成され、導電パターン１９に接続されるビアプラグ２４と、記ビアプラグ２４の上に接続され、開口部２５ａを有する電極パッド２５と、第２絶縁膜２１内でビアプラグ２４の周辺に形成される内部空間２１ａとを有し、電極パッド２５上面及び開口部２５ａ内には外部の突起状電極５８が接続される。 （もっと読む）

【課題】コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置を提供する。
【解決手段】配線層１２，１６と、少なくとも底部において、三角形の平面形状であるコンタクトホール１４と、めっき層から成り、コンタクトホール１４の内部を埋めて形成され、配線層１２，１６に接続されたコンタクト層１５とを含む、半導体装置を構成する。 （もっと読む）

【課題】センサ基板と回路基板とを電極間で張り合わせてなる構成において電極間の接合面積を確保することが可能な３次元構造の固体撮像素子を提供する。
【解決手段】光電変換部２１が配列形成されたセンサ基板２と、光電変換部２１を駆動する回路が形成されセンサ基板２に対して積層された回路基板７と、センサ基板２における回路基板７側の界面に引き出されたセンサ側電極４５と、回路基板７におけるセンサ基板２側の界面に引き出された回路側電極６５とを備え、センサ側電極４５と回路側電極６５とは、凹型電極に凸型電極を嵌め合わせた状態で接合されていることを特徴とする固体撮像素子１である。 （もっと読む）

【課題】カーボンナノチューブによりビアプラグを構成する半導体装置の製造方法において、製造効率を向上させる製造方法を提供する。
【解決手段】絶縁膜中にビアホールを形成し、ビアホールの底に触媒粒子３ｃを付着させる。ビアホール中において触媒粒子を起点に、カーボンナノチューブを絶縁膜の表面を超えて成長させ、複数のカーボンナノチューブよりなるカーボンナノチューブの束を形成する。絶縁膜上に前記カーボンナノチューブの束を覆って、誘電体膜の塗布液を塗布し、絶縁膜上における塗布液の厚さを、絶縁膜上における塗布膜の表面の高さが絶縁膜表面におけるカーボンナノチューブの高さ以下になるように減少させる。厚さが低減された塗布膜を硬化させて誘電体膜４Ｄを形成し、誘電体膜を除去して絶縁膜の表面を露出させ、絶縁膜の表面に、カーボンナノチューブによりビアプラグ４ＶＡ，４ＶＢを形成する。 （もっと読む）

【課題】浅いトレンチ分離および基板貫通ビアの集積回路設計への統合を提供すること。
【解決手段】ＩＣを製造する方法は、第１の側、および第２の対向する側を有する基板を用意すること、基板の第１の側にＳＴＩ開口を形成すること、および基板の第１の側に部分的ＴＳＶ開口を形成すること、および部分的ＴＳＶ開口を延長することを含む。延長された部分的ＴＳＶ開口は、ＳＴＩ開口より基板内への深さが深い。方法はまた、ＳＴＩ開口を第１の固体材料で充填すること、および延長された部分的ＴＳＶ開口を第２の固体材料で充填することを含む。ＳＴＩ開口、部分的ＴＳＶ開口、または延長された部分的ＴＳＶ開口のいずれも、基板の第２の側の外面を貫通しない。少なくとも、ＳＴＩ開口および部分的ＴＳＶ開口は同時に形成され、またはＳＴＩ開口および延長された部分的ＴＳＶ開口は同時に充填される。 （もっと読む）

【課題】装置特性の低下を防止するとともに、半導体基板と貫通電極の短絡を防止する半導体装置を提供する。
【解決手段】第１面と、第１面と対向してトレンチが形成された第２面とを有する基板と、基板内に形成されたビアホールを充填し、ビアホールの内壁から順にビアホール絶縁膜、障壁膜、および導電性接続部を有してなる貫通ビアと、第２面上に形成されて貫通ビアの一部領域を露出する開口部を有する絶縁膜と、トレンチ内に埋め込まれ、貫通ビアと電気的に接続される再配線と、を有し、絶縁膜は導電性接続部の一部領域と重複する。 （もっと読む）

【課題】容量コンタクトパッドと容量コンタクトプラグが一体となった構造を形成する。これにより、従来は２回、必要だったフォトリソグラフィ工程を１回に削減して、製造コストを低減する。
【解決手段】半導体装置の製造方法では、層間絶縁膜上に、開口を有するマスクパターンを形成する。このマスクパターンを用いて、層間絶縁膜をエッチングすることにより、開口の下の層間絶縁膜内に容量コンタクトホールを形成する。湿式エッチングにより、マスクパターン内の開口を大きくした後、開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する。この後、容量コンタクトパッド上にキャパシタを形成する。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置を提供すること。
【解決手段】シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグ３３と、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜２４とを備え、ボトム部はアモルファスカーボン膜２４を貫通して拡散領域に接合される。アモルファスカーボン層２４をコンタクトプラグ３３形成時のエッチングストッパ層として用いることで、拡散領域がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】半導体素子のビア構造物及び導電構造物を提供する。
【解決手段】前記ビア構造物は、平坦部及び突出部を含む表面を有する。前記導電構造物は前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない。例えば、前記導電構造物は前記平坦部上のみに形成されて前記突出部上には全く形成されない。これによって、前記導電構造物と前記ビア構造物との間に高品質の接続を形成することができる。 （もっと読む）

【課題】多ブロック半導体デバイスにおいて熱を抽出しかつ遮蔽するための方法及び装置。
【解決手段】一実施形態は、互いに上下して積み重ねられる複数のブロック２０５，３０５は、熱伝導材料で充填される垂直バイア２４０，３５０によって相互に接続され、かつ埋込み式の熱伝導層３４０によって分離される。熱伝導層は、複数のブロックのうちの一番上または下へ熱抽出層または接地平面として接着される。熱伝導層は、高い熱伝導率を有する。基板１１０上には、断熱層２１０，３２０が堆積される。断熱層は、基板の加熱を低減するための温度勾配をサポートすることができる。断熱層の内部には埋込み式の熱伝導層が形成され、これは、基板を介して外部の熱抽出層へ接続される垂直バイアを有する。半導体層はこの断熱層上へ堆積され、電気配線用にパターン化される。 （もっと読む）

【課題】隣接する膜パターンの間隔を制御することが可能なパターン付基板の作製方法を
提供する。また、膜パターンの幅の制御が可能で、特に、幅が細く且つ厚みのあるパター
ン付基板の作製方法を提供する。また、アンテナのインダクタンスのバラツキが少なく、
起電力の高い導電膜を有する基板の作製方法を提供することを課題とする。また、歩留ま
り高く半導体装置を作製する方法を提供することを課題とする。
【解決手段】基板、絶縁膜又は導電膜上に珪素及び酸素が結合し且つ前記珪素に不活性な
基が結合する膜を形成した後、珪素及び酸素が結合し且つ前記珪素に不活性な基が結合す
る膜表面に印刷法を用いて組成物を印刷し、組成物を焼成して膜パターンを形成すること
を特徴とする。 （もっと読む）

【課題】ノードコンタクト構造体を有する半導体素子と、その製造方法を提供する。
【解決手段】半導体基板の上に形成されソース／ドレイン領域を有するバルクモストランジスタを備える。該バルクモストランジスタ上に層間絶縁膜が形成され、該層間絶縁膜上にソース／ドレイン領域を有する薄膜トランジスタが形成される。該バルクモストランジスタのソース／ドレイン領域上に半導体プラグが形成され、該半導体プラグは該層間絶縁膜の少なくとも一部を介して延長される。該薄膜トランジスタのソース／ドレイン領域及び該半導体プラグは金属プラグと接触し、該金属プラグは該層間絶縁膜の少なくとも一部を介して延長される。該半導体プラグ及び該金属プラグは多層のプラグを構成する。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】ＴＦＴ回路を備える半導体装置において、歩留まりの低下を抑制可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
【解決手段】ロジック回路１０上に形成された層間絶縁膜２２と、層間絶縁膜２２上に形成され、上部から所定の高さまでシリサイド化されたシリサイド層３０を含むアモルファスシリコン層２３と、アモルファスシリコン層２３上に形成されたＴＦＴと、層間絶縁膜２２を貫通する貫通孔２４を埋め込むように形成され、ロジック回路１０に電気的に接続すると共に、上部がシリサイド層３０に接続するコンタクトプラグ２５とを備える。 （もっと読む）