半導体装置及びその製造方法
【課題】コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置を提供する。
【解決手段】配線層１２，１６と、少なくとも底部において、三角形の平面形状であるコンタクトホール１４と、めっき層から成り、コンタクトホール１４の内部を埋めて形成され、配線層１２，１６に接続されたコンタクト層１５とを含む、半導体装置を構成する。
【解決手段】配線層１２，１６と、少なくとも底部において、三角形の平面形状であるコンタクトホール１４と、めっき層から成り、コンタクトホール１４の内部を埋めて形成され、配線層１２，１６に接続されたコンタクト層１５とを含む、半導体装置を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置及びその製造方法に係わる。
【背景技術】
【０００２】
従来から、下層の導体層と上層の導体層とを電気的に接続するために、これらの導体層の間にある、半導体層や絶縁層を貫通するビアホールを形成した後に、ビアホール内に導体を埋めて、上下の導体層を接続するコンタクト層を形成している。
【０００３】
ビアホール内に埋め込むコンタクト層には、例えば、電解銅めっきが用いられている。
この電解銅めっきにおいては、ビアホールの底の曲部（凹部）にめっき添加剤のアクセラレータが吸着し、めっき成長と共にアクセラレータの濃縮が起こる、という添加剤の効果を有する。この効果により、ビアホールの底からのめっきの成長が早くなるという特徴を持つ。
また、めっき添加剤のレベラは、めっき時に電子のたまりやすい凸部に集まり、めっきを抑止する特徴を持っている（例えば、非特許文献１を参照）。
一般的に、ビアホールを形成する場合には、下層の金属配線層とコンタクト層とを接続させるので、ドライエッチング法などを用いて、下層の金属配線層上でビアホールを形成する加工をストップさせている。そのため、下層から配線を積み上げていく場合には、一般的にコンタクトホールの底は平坦な面になる。
【０００４】
半導体装置の配線用のビアホールの平面形状は、一般的には正方形である（例えば、特許文献１を参照）。正方形以外にも、長方形（特許文献２を参照）や正八角形（特許文献３を参照）等の平面形状も存在している。
また、一般的に、ビアホールが露光限界ぎりぎりのサイズであると、露光時やドライエッチング時に、正方形等の角が丸くなった平面形状になる。
【０００５】
ところで、例えば、所謂先ビア（via first）プロセスにより、半導体層にビアホールを形成する際に、ドライエッチング法を利用して半導体層の途中までビアホールを形成する場合がある。この場合、エッチング選択比を十分に取ることができないため、ビアホールの底がＵ字状になる。
また、所謂後ビア（via last）プロセスにおいて、レーザ加工によってビアホールを形成する場合にも、レーザアブレーション法を用いるため、加工選択比の概念がなく、同様にビアホールの底がＵ字状になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４３３９７３１号明細書
【特許文献２】特開平０３−４２８３８号公報
【特許文献３】特許第２７８９７４３号明細書
【非特許文献】
【０００７】
【非特許文献１】A.C. West, S. Mayer and J. Reid, Electrochem. Solid-State Lett., 4, C50（2001）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ビアホール等によるコンタクトホール内に、めっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときに、埋め込み性が悪いために、コンタクトホールの内部の空間を完全に埋めることができず、埋め込みボイドを生じることがある。
【０００９】
本技術の目的は、コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本技術の半導体装置は、配線層と、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールとを含む。そして、めっき層から成り、コンタクトホールの内部を埋めて形成され、配線層に接続されたコンタクト層を含む。
【００１１】
本技術の半導体装置の製造方法は、配線層と、この配線層を内部に含む絶縁層とを形成する工程を含む。そして、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、配線層に達するコンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する工程を含む。
【００１２】
本技術の半導体装置の他の製造方法は、半導体基板上に、配線層と、配線層を内部に含む絶縁層とを形成する工程を含む。そして、配線層及び半導体基板とそれらの間の絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する工程を含む。
【００１３】
上述の本技術の半導体装置の構成によれば、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくはこの鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状のコンタクトホールが形成されている。そして、このコンタクトホールの内部を埋めて、めっき層から成るコンタクト層が形成されている。
コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を２つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。
これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になる。
【００１４】
上述の本技術の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であるコンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する。
コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を２つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。
これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。
【００１５】
上述の本技術の他の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する。
これにより、本技術の半導体装置の製造方法と同様に、底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。
【発明の効果】
【００１６】
上述の本技術によれば、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になるので、下層と上層とを電気的に接続する、めっき層から成るコンタクト層の接続信頼性を向上させることが可能になる。
従って、本技術により、信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態の半導体装置の概略構成図（断面図）である。
【図２】図１の半導体装置の平面図である。
【図３】Ａ〜Ｄ 図１の半導体装置の製造方法を示す製造工程図である。
【図４】Ｅ〜Ｇ 図１の半導体装置の製造方法を示す製造工程図である。
【図５】図３Ｂの状態の平面図である。
【図６】第１の実施の形態に対する変形例の半導体装置の断面図である。
【図７】Ａ〜Ｃ コンタクトホールの平面形状の変形例を説明する図である。
【図８】Ａ、Ｂ コンタクトホールの角部の曲率半径を説明する図である。
【図９】コンタクトホールの形状を上部と下部とで変えた構成の斜視図である。
【図１０】第２の実施の形態の半導体装置の概略構成図（断面図）である。
【図１１】図１０の半導体装置の平面図である。
【図１２】Ａ〜Ｄ 図１０の半導体装置の製造方法を示す製造工程図である。
【図１３】第２の実施の形態に対する変形例の半導体装置の断面図である。
【図１４】第２の実施の形態に対する変形例の半導体装置の断面図である。
【図１５】第３の実施の形態の半導体装置の概略構成図（断面図）である。
【図１６】図１５の半導体装置の平面図である。
【図１７】Ａ〜Ｃ 図１５の半導体装置の製造方法を示す製造工程図である。
【図１８】第３の実施の形態に対する変形例の半導体装置の断面図である。
【図１９】第４の実施の形態の半導体装置の概略構成図（断面図）である。
【図２０】図１９の半導体装置の平面図である。
【図２１】Ａ、Ｂ 図１９の半導体装置の製造方法を示す製造工程図である。
【図２２】Ａ〜Ｃ 第４の実施の形態に対する変形例の半導体装置の断面図である。
【図２３】コンタクトホールの平面形状が三角形であり、底が平坦面である場合のめっき層の埋め込みを完了させる前の断面写真である。
【図２４】コンタクトホールの底に凸部がある場合のめっき層の埋め込みを完了させる前の断面写真である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本技術の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
【００１９】
＜１．本技術の概要＞
まず、具体的な実施の形態の説明に先立ち、本技術の概要について説明する。
【００２０】
ＴＳＶ（through silicon via）等、サイズが数μｍ単位になるような大きいビアホールを、めっき層で埋め込む場合に、前述したようにビアホールの底部の形状がＵ字状になっていると、埋め込みボイドが形成されることがある。
これは、埋め込み配線上に形成したビアホールのように平坦な底を有する場合に比べて、ビアホールのＵ字状の底へのめっき促進剤（アクセラレータ）の濃縮が遅くなり、電解銅めっきの成長はコンフォーマルデポが強くなるからである。その結果、めっき成長に伴い、埋め込むべき空間のアスペクト比が高くなり、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されることがある。
めっきの添加剤であるアクセラレータは、凹部に濃縮される機能を有する。ビアホールの底がＵ字状であると、底部の中央が深くなるため、ビアホールの底が平坦面である場合と比較して、アクセラレータの濃縮が遅くなる。
【００２１】
また、ビアホールの底面に凸部が存在すると、めっき時に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。
従って、ビアホールの底面の凸部においてめっき成長が抑制されるため、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されやすくなる。
【００２２】
ビアホール等により形成されるコンタクトホールの平面形状は、一般的には、円形のように、一様な１つの曲線から成る角を有しない形状か、或いは、正方形・長方形・八角形のように、角の内角が９０度以上（直角又は鈍角）である形状である。
これらの平面形状の場合、コンタクトホールの側面からの成長速度を十分に確保できないため、埋め込みボイドが形成されやすくなる。
【００２３】
上述した問題に対して、めっきの添加剤の機能、即ち、促進剤（アクセラレータ）が凹部に濃縮される機能と、レベラが凸部に濃縮される機能とを利用して、コンタクトホールの埋め込み性を改善することが考えられる。
【００２４】
そこで、本技術では、コンタクトホールの少なくとも底部の平面形状を、円形や四角形ではなく、三角形や内角に鋭角（外側に凸な鋭角）を有する多角形等、もしくは鋭角の先端部を曲線に置き換えた形状とする。
この平面形状として、コンタクトホールの側面と側面が接する角度が９０°未満となる部分が存在するようにして、コンタクトホールの側壁に角度が９０°未満の略Ｖ字の溝を形成させることにより、側面の溝からのめっき層のデポレートを向上させる。
【００２５】
なお、ビアホールの側壁に、内側に凸な凸部が存在する場合には、前述したビアホールの底面に凸部が存在する場合と同様に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。
このような凸部がビアホールの側壁に存在する場合には、ホールの側壁の略Ｖ字の溝による、デポレートを向上する効果を打ち消してしまう。
そこで、コンタクトホールの平面形状が、星型等の、１８０度を超えていて内側に凸である内角を含む多角形である場合には、その角度を形成する両側の線（即ち、内側に凸な角を挟む２辺）を、それらの線に接する円弧に置き換えることが好ましい。これにより、めっき時に凸部に電流が集中しないようにすることができる。
【００２６】
配線層上に、配線層に達するコンタクトホールを形成した場合には、コンタクトホールの底面が平坦面となる。
上述した平面形状を有するコンタクトホールにおいて、さらにコンタクトホールの底面を平坦面とすることで、コンタクトホール内の３つの面（底面と２つの側面）で形成される凹部から、めっきの成長を早めることができる。これにより、コンタクトホール内部全体のボトムアップ効果を高めて、埋め込みボイドを抑止することが可能になる。
【００２７】
また、コンタクトホールの底面がＵ字形である場合には、コンタクトホールの底面が平坦面である場合と比較して、前述したように、めっき層の埋め込み性が劣る。
しかし、コンタクトホールの底面がＵ字形である場合でも、本技術を適用して、コンタクトホールの底部の平面形状を、鋭角もしくは鋭角の先端部を曲線に置き換えた形状を有する構成とすれば、めっき層の埋め込み性を向上することができる。これにより、平面形状が円形や四角形で底面がＵ字形である場合と比較して、めっき層の埋め込み性を向上して、埋め込みボイドの発生を抑制することが可能になる。
【００２８】
ここで、コンタクトホールの平面形状と、コンタクトホールを埋めてめっき層を形成する際のめっき層の成長に関して、より詳しく説明する。
【００２９】
まず、下層の配線層と上層の配線層を接続するコンタクトホールにおいて、本技術を適用して、コンタクトホール全体の平面形状が三角形であるコンタクトホールを形成した場合を考える。
このようなコンタクトホールを、下層の配線層（配線層と同じ導体層から成るパッド層も同様）に接続して形成すると、コンタクトホールの底面は平坦面になり、かつ、コンタクトホールの側面には、三角形に対応する３つの平面が設けられた形状になる。
このような形状を持ったコンタクトホールに、半導体装置の銅配線に用いられている電解銅めっき液を用いてめっきを行うと、ホールの底面の凹部にアクセラレータが吸着し、めっき成長と共にアクセラレータの濃縮が起こる。これにより、めっき層の埋め込みを完了させる前の断面写真を図２３に示すように、ホールの底面の角部のめっきの成長が、底面の中央部やコンタクトホールの上部の側面よりも速くなる。
従って、底部の平面形状が三角形であるコンタクトホールを形成した場合は、従来の平面形状が丸形や四角形であるコンタクトホールよりも、ホール底面の角部からのめっき速度が速くなり、埋め込みの完全性が高まる。
【００３０】
このように、コンタクトホールの側面と側面が接する角度が９０°未満となる部分が存在する平面形状は、三角形に限らない。
例えば、星形や図７Ａに示す形状が考えられる。
ただし、このような多角形は、コンタクトホール側面に１８０°より大きい内角を持つことになる。
【００３１】
例えば、コンタクトホールの底面に上向きの凸部を有する場合には、前述したように、めっき液中の促進剤やレベラの効果により、凸部のめっき速度が遅くなる。そのため、埋め込みを完了させる前の断面写真を図２４に示すように、点線で囲んだ凸部のめっき速度が遅くなることにより、図中矢印で示す底面の角部からのボトムアップの効果を弱めてしまう。
コンタクトホールの平面形状において、１８０°以上の内角を有する場合、その内角の所では、コンタクトホールの側壁に内側向きの凸部を有するため、底面に上向きの凸部を有する場合と同様に、めっき層の埋め込み性が低下してしまう。
そこで、コンタクトホールの平面形状において、１８０°以上の内角を含む場合は、その角度を形成する線（即ち、内側に凸な角を挟む２辺）を、その線を接線とする円弧に置き換えた構造にする（図７Ｂ及び図７Ｃを参照）。
これにより、めっき時の凸部の影響を小さくして、隣接する面のなす角度が９０°未満（鋭角）である箇所をコンタクトホール内に多数形成させることができるので、電解めっきによる埋め込み速度を従来の形状よりも速くすることができる。
【００３２】
なお、コンタクトホールの平面形状の角部（三角形の頂点等）は、リソグラフィー時及びドライエッチング加工時に、解像或いは加工限界があるため、厳密には曲率を持つことになる。
そして、このように角部に曲率を持ち、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、本技術を適用することができる。本技術を適用することにより、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、先端部からのめっき層のデポレートを速くして、埋め込み性を向上することができる。
より好ましくは、コンタクトホールの平面形状の鋭角の先端部（角部）の曲率半径を、平面形状の多角形で最も短い辺の１／２の長さよりも短くする（図８Ａ及び図８Ｂを参照）。この条件を満たすことにより、角部が丸くなっても、十分にめっき層のデポレートを早くすることが可能になる。
【００３３】
＜２．第１の実施の形態＞
第１の実施の形態の半導体装置の概略構成図（断面図）を、図１に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層１６との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００３４】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層１６と、コンタクト層１５とは、同時に形成されためっき層から成る。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層１６は、絶縁層１３の上面に形成された凹部（溝）内に、めっき層が埋め込まれて成る。
【００３５】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層１６及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００３６】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層１６とが、電気的に接続されている。
【００３７】
本実施の形態では、特に、コンタクトホール１４の平面形状に特徴を有する。
そして、コンタクトホール１４の平面形状を、従来使用されていた円形や四角形ではなく、例えば、図２に図１の半導体装置の平面図を示すように、三角形とする。
なお、図２では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層１６のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００３８】
図１では２層の配線層１２，１６のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１のコンタクト層１５及び第２の配線層１６の構成と同様の構成とすることが好ましい。
【００３９】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１の上面に形成された凹部（溝）内に、第１の配線層１２を形成する。
その後、図３Ａに示すように、絶縁層１１及び第１の配線層１２の上に、絶縁層１３を形成する。なお、絶縁層１３は、前述したように、窒化シリコン層（ハードマスク用等）と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００４０】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図３Ｂに示すように、コンタクトホールに対応する開口５１Ａを有するパターンのレジストマスク５１を形成する。
このとき、図５に平面図を示すように、レジストマスク５１の開口５１Ａの平面形状を三角形とする。
【００４１】
次に、レジストマスク５１を用いて、絶縁層１３をエッチングすることにより、図３Ｃに示すように、第１の配線層１２に達するコンタクトホール１４を形成する。コンタクトホール１４の底面は、第１の配線層１２の上面であり、ほぼ平坦な面となっている。
【００４２】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図３Ｄに示すように、第２の配線層に対応する開口５２Ａを有するパターンのレジストマスク５２を形成する。
【００４３】
次に、レジストマスク５２を用いて、絶縁層１３の上部をエッチングすることにより、図４Ｅに示すように、絶縁層１３に第２の配線層に対応する凹部１３Ａを形成する。
【００４４】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図４Ｆに示すように、コンタクトホール１４と絶縁層１３の凹部１３Ａの内部を埋めて、めっき層１８を形成することができる。めっき層１８のうち、コンタクトホール１４の内部の部分がコンタクト層１５となり、絶縁層１３の凹部１３Ａの内部の部分が第２の配線層１６となる。
【００４５】
続いて、ＣＭＰ（化学的機械的研磨）法等により、絶縁層１３よりも上にあるめっき層１８を除去する。これにより、図４Ｇに示すように、めっき層から成るコンタクト層１５及び第２の配線層１６が残る。
このようにして、図１に示した半導体装置を製造することができる。
【００４６】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層１６とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、コンタクトホール１４の側面同士の接する角度が鋭角となっており、コンタクトホール１４の側壁にＶ字型の溝が形成されているので、電解めっきを行う際に、このＶ字型の溝からのデポレートを向上させることができる。このため、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層１６とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００４７】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００４８】
次に、第１の実施の形態の半導体装置に対する変形例の断面図を、図６に示す。
図６に示すように、図１の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００４９】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００５０】
次に、本実施の形態の半導体装置において、コンタクトホール１４の平面形状の他の場合を説明する。
【００５１】
例えば、図７Ａに示すような平面形状のコンタクトホール１０１を形成すると、凸部は鋭角になっているが、凸部の間の内角は１８０度以上となっている。このように１８０度以上の内角となっている部分では、先に説明したように、めっき添加剤のレベラが選択的に付着してめっきを抑制するので、めっき層のデポレートが遅くなってしまう。
そこで、図７Ｂに示すように、内角αが１８０度以上である部分では、その内角αを挟む２本の直線１０２の代わりに、その２本の直線１０２に接する円弧１０３とする。これにより、図７Ｃに示す平面形状のコンタクトホール１０４となり、１８０度以上の内角がなくなる。
図７Ａでは鋭角が６個ある平面形状であったが、星型（鋭角が５個）等の、鋭角の個数が他の個数（３個以上）の平面形状であっても、同様に、１８０度以上の内角を円弧で置き換えることが可能である。
【００５２】
また、半導体装置の微細化が進むことにより、コンタクトホールの平面形状の角部に鋭角を作ろうと設計しても、実際に形成されるパターンでは角が丸くなってしまう。このように角が丸くなった場合でも、ボイドを生じることなく、めっき層を形成することは可能である。
例えば、コンタクトホールの平面形状を、図８Ａに示すように、三辺４１，４２，４３から成る三角形に設計する場合を考える。この場合には、図８Ｂに示す角部の曲率半径ｒを、三角形の三辺のうち最も短い辺４２の長さＬの半分よりも小さくする。即ち、ｒ＜Ｌ／２とする。
これにより、角部が丸くなっても、ボイドを生じることなく、めっき層を形成することが可能になる。
【００５３】
また、図７及び図８に示した平面形状を応用すると、多角形以外にも、例えば、紡錘形の平面形状も考えられる。そして、紡錘形の先端を、鋭角で尖らせたり、他の部分よりも曲率半径を十分に小さくしたりすれば、紡錘形の先端からのデポレートを大きくすることができる。
ただし、紡錘形の長さ／幅の比を大きくし過ぎると、紡錘形の長さ方向よりも紡錘形の幅方向が先に閉じてしまうので、めっき層のデポレートと紡錘形の寸法とを考慮して、長さと幅を適切な比率とする。
【００５４】
さらに他の構成のコンタクトホールの斜視図を、図９に示す。
図９に示すように、めっき法により埋め込みボイドの発生しやすい底部付近を含む、コンタクトホール１４の下部１４Ａは、三角形等の平面パターンとして、側壁にＶ字型の溝を有する形状とする。これに対して、コンタクトホール１４の上部１４Ｂは、側壁からめっきが促進されないように、円形等の平面パターンとして、側壁にＶ字型の溝を形成させない。
即ち、コンタクトホール１４の形状を、下部１４Ａと上部１４Ｂとで変えた構成としている。
この構成とすることにより、めっき添加剤の促進剤（アクセラレータ）が凹部に濃縮される機能と、レベラが凸部に濃縮される機能を、さらに引き出すことができるので、電解めっき法による埋め込み性能の高いコンタクトホールの実現が可能になる。
【００５５】
図９では、コンタクトホール１４の上部１４Ｂの平面形状を円形としていた。
コンタクトホールの上部を、楕円形のように単一の曲線から成る平面形状としても、円形とした場合と同様の効果が得られる。
また、コンタクトホールの上部を、コンタクトホールの下部の平面形状の角部の曲率半径を大きくした平面形状としても良い。この平面形状とすることにより、円形や楕円形ほどではないが、側壁からのめっきが促進されにくくなる。
【００５６】
図７〜図９に説明した構成を製造する場合には、コンタクトホール１４の平面形状や側壁の形状に対応して、コンタクトホール１４をエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００５７】
＜３．第２の実施の形態＞
第２の実施の形態の半導体装置の概略構成図（断面図）を、図１０に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層１９との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００５８】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層１９と、コンタクト層１５とは、それぞれめっき層から成る。ただし、本実施の形態では、第２の配線層１９と、コンタクト層１５とは、別々に形成されためっき層により構成されている。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層１９は、絶縁層１３の上に形成されている。
【００５９】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層１９及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００６０】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層１９とが、電気的に接続されている。
【００６１】
本実施の形態では、例えば、図１１に図１０の半導体装置の平面図を示すように、コンタクトホール１４の平面形状を三角形とする。なお、図１１では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層１９のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００６２】
図１０では２層の配線層１２，１９のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１のコンタクト層１５及び第２の配線層１９の構成と同様の構成とすることが好ましい。
【００６３】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１と第１の配線層１２と絶縁層１３を、第１の実施の形態の図３Ａと同様にして、それぞれ形成する。なお、絶縁層１３は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００６４】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図１２Ａに示すように、コンタクトホールに対応する開口５３Ａを有するパターンのレジストマスク５３を形成する。
このとき、図示しないが、レジストマスク５３の開口５３Ａの形状を三角形とする。
【００６５】
次に、レジストマスク５３を用いて、絶縁層１３をエッチングすることにより、図１２Ｂに示すように、第１の配線層１２に達するコンタクトホール１４を形成する。コンタクトホール１４の底面は、第１の配線層１２の上面であり、ほぼ平坦な面となっている。
【００６６】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
続いて、絶縁層１３の上面のシード膜を除去して、コンタクトホール１４内のみにシード膜を残す。
その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図１２Ｃに示すように、コンタクトホール１４の内部を埋めて、めっき層から成るコンタクト層１５を形成することができる。なお、必要に応じて、コンタクトホール１４の内部以外の不要なめっき層を除去する。例えば、ＣＭＰ（化学的機械的研磨）法により表面を研磨して、めっき層のうち、絶縁層１３の上面よりも上にある部分を除去する。
【００６７】
次に、表面に、バリアメタルとその上のシード膜とを順次成膜する。その後に、電解めっきを行うことにより、めっき層から成る第２の配線層１９を形成する。
その後、レジストマスクを用いて、第２の配線層１９をエッチング液によってエッチングする（所謂サブトラクティブ法）ことにより、図１２Ｄに示すように、第２の配線層１９を所定のパターンにパターニングする。
このようにして、図１０に示した半導体装置を製造することができる。
【００６８】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層１９とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、第１の実施の形態と同様に、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層１９とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００６９】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００７０】
次に、第２の実施の形態の半導体装置に対する変形例の断面図を、図１３及び図１４に示す。
図１３に示すように、図１０の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００７１】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００７２】
また、図１４に示す構成は、図１０のめっき層から成る第２の配線層１９の代わりに、蒸着法やスパッタ法等により成膜した導体層から成る第２の配線層２０を形成した構成である。
この場合には、第２の配線層２０の導体層の材料としては、金属や合金、多結晶シリコン、導電性酸化物（例えば、インジウム錫酸化物）等、各種の導体材料を使用することが可能である。
その他の構成は、図１０に示した構成と同様である。
【００７３】
さらにまた、上述した第２の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００７４】
＜４．第３の実施の形態＞
第３の実施の形態の半導体装置の概略構成図（断面図）を、図１５に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層２１との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００７５】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層２１と、コンタクト層１５とは、それぞれめっき層から成る。ただし、本実施の形態では、第２の配線層２１と、コンタクト層１５とは、別々に形成されためっき層により構成されている。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層２１は、絶縁層１３の上に形成されている。
【００７６】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層２１及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００７７】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層２１とが、電気的に接続されている。
【００７８】
本実施の形態では、例えば、図１６に図１５の半導体装置の平面図を示すように、コンタクトホール１４の平面形状を三角形とする。なお、図１６では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層２１のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００７９】
図１５では２層の配線層１２，２１のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１５のコンタクト層１５及び第２の配線層２１の構成と同様の構成とすることが可能である。
【００８０】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１と第１の配線層１２と絶縁層１３を、第１の実施の形態の図３Ａと同様にして、それぞれ形成する。なお、絶縁層１３は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００８１】
次に、第２の実施の形態の図１２Ａ〜図１２Ｃに示した各工程と同じ工程を行って、絶縁層１３に形成したコンタクトホール１４内に、めっき層から成るコンタクト層１５を形成する。
【００８２】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
次に、表面にレジストを形成して、露光現像等によってレジストをパターニングすることにより、図１７Ａに示すように、第２の配線層に対応する開口５４Ａを有するパターンのレジストマスク５４を形成する。このとき、レジストマスク５４の部分では、絶縁層１３とレジストマスク５４との間に、バリアメタルとシード膜がある。
その後、電解めっきを行うことにより、レジストマスク５４で覆われていない部分のシード膜上にめっき層が堆積していく。これにより、図１７Ｂに示すように、レジストマスク５４の開口５４Ａ内に、めっき層から成る第２の配線層２１を形成することができる。
【００８３】
その後、レジストマスク５４を除去して、図１７Ｃに示すように、第２の配線層２１を残す。
このようにして、図１５に示した半導体装置を製造することができる。
【００８４】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層２１とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、第１の実施の形態や第２の実施の形態と同様に、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層２１とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００８５】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００８６】
次に、第３の実施の形態の半導体装置に対する変形例の断面図を、図１８に示す。
図１８に示すように、図１５の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００８７】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００８８】
さらにまた、上述した第３の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００８９】
なお、図１５では、コンタクト層１５と第２の配線層２１とを、それぞれ別々に形成しためっき層により構成していたが、第１の実施の形態のように、コンタクト層と第２の配線層とを同時にめっき層で形成した構成とすることも可能である。
この構成を製造する場合には、絶縁層１３にコンタクトホール１４を形成した後に、コンタクトホール１４の内部を埋めないでおいて、バリアメタルとシード膜とを順次成膜する。次に、図１７Ａに示したレジストマスク５４と同じパターンのレジストマスクを形成する。その後、電解めっきを行うことにより、コンタクト層と第２の配線層とが同時にめっき層により形成される。そして、レジストマスクを除去した後に、絶縁層１３上に残ったシード膜を除去する。
この製造方法は、プリント基板やビルドアップ基板等の製造に用いられている、所謂セミアディティブ法と同様である。
【００９０】
＜５．第４の実施の形態＞
上述した各実施の形態では、下層の配線層１１に達するように、絶縁層１３に貫通孔を形成することにより、コンタクトホールを形成していた。
本技術では、非貫通孔であるコンタクトホールを形成して、その非貫通孔を埋めてめっき層を形成することにより、コンタクト層を形成することも可能である。
その場合の実施の形態を以下に示す。
【００９１】
第４の実施の形態の半導体装置の概略構成図（断面図）を、図１９に示す。
この半導体装置は、半導体基板３１の上に、３層の配線層３２を含む絶縁層３３が形成されている。
３層の配線層３２は、図示しない部分で、半導体装置を構成する回路素子（トランジスタ、コンデンサ等）と電気的に接続されている。
【００９２】
本実施の形態では、絶縁層３３及びその内部の配線層３２を貫通して、半導体基板３１の途中まで達する、非貫通のコンタクトホール３４が形成されており、このコンタクトホール３４の内部を埋めて、めっき層から成るコンタクト層３５が形成されている。コンタクト層３５によって、３層の配線層３２と半導体基板３１とが、電気的に接続される。
【００９３】
コンタクトホール３４は、半導体基板３１の下面までは貫通しておらず、断面がＵ字形状の丸い底部を有している。また、第１〜第３の各実施の形態ではコンタクトホール１４の側壁が水平面に垂直もしくは垂直に近い形状であったが、本実施の形態ではコンタクトホール３４の側壁は傾斜しており、上方にいくほどコンタクトホール３４の幅が広がっている。
このように丸い底部を有する孔にめっき層を形成した場合、通常は孔の平面形状が円形や四角形であるため、前述したようにコンフォーマルデポが強くなり、埋め込みボイドが形成されるおそれがある、という特徴がある。
【００９４】
これに対して、本実施の形態では、例えば、図２０に図１９の半導体装置の平面図を示すように、コンタクトホール３４の平面形状を三角形とする。このように、コンタクトホール３４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール３４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００９５】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、半導体基板３１の上に、３層の配線層３２と絶縁層３３とを形成する。
その後、絶縁層３３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図２１Ａに示すように、コンタクトホールに対応する開口６１Ａを有するパターンのレジストマスク６１を形成する。
このとき、図示しないが、レジストマスク６１の開口６１Ａの形状を三角形とする。
【００９６】
次に、レジストマスク６１を用いて、配線層３２を含む絶縁層３３の側から、絶縁層３３、配線層３２、半導体基板３１をそれぞれエッチングする。
これにより、図２１Ｂに示すように、半導体基板３１の内部に底を有する非貫通孔のコンタクトホール３４を形成する。
【００９７】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルとシード膜とを順次成膜する。
続いて、電解めっきを行うことにより、コンタクトホール３４の内部を埋めて、めっき層から成るコンタクト層３５を形成することができる。
次に、絶縁層３３上に残った不要なめっき層を除去する。
このようにして、図１９に示した半導体装置を製造することができる。
【００９８】
さらにまた、上述した第４の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００９９】
上述の本実施の形態によれば、めっき層から成り、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３５が、平面形状が三角形であるコンタクトホール３４内に形成されている。これにより、先の各実施の形態と同様に、コンタクトホール３４の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。
従って、コンタクトホール３４が断面Ｕ字形であっても、コンタクトホール３４の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール３４内に埋め込みボイドを生じにくくすることができる。これにより、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３５の接続信頼性を向上することができる。
【０１００】
また、コンタクトホール３４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール３４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール３４の幅を小さくして、コンタクトホール３４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【０１０１】
次に、第４の実施の形態の変形例の半導体装置の概略構成図を、図２２Ａ〜図２２Ｃに示す。
図２２Ａ〜図２２Ｃに示す構成は、いずれも、半導体基板３１の側から配線層３３へコンタクトホール３６を形成して、その内部に、めっき層から成るコンタクト層３７を形成した構成である。即ち、配線層３３の側から半導体基板３１へコンタクトホール３４を形成していた、第４の実施の形態とは反対向きになっている。
図２２Ａに示す構成では、１層の配線層３２をコンタクトホール３６が貫通している。
図２２Ｂ及び図２２Ｃに示す構成では、２層の配線層３２をコンタクトホール３６が貫通している。
【０１０２】
これらの構成では、例えば、図示しないが、コンタクトホール３６の平面形状を三角形とする。このように、コンタクトホール３６の平面形状を三角形としたことにより、第４の実施の形態と同様に、コンタクトホール３６の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。
従って、コンタクトホール３６が断面Ｕ字形であっても、コンタクトホール３６の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール３６内に埋め込みボイドを生じにくくすることができる。これにより、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３７の接続信頼性を向上することができる。
【０１０３】
なお、図１９に示した構成や図２２Ａ〜図２２Ｃに示した各構成に対して、さらに、裏面（図中下面）側から半導体基板３１や絶縁層３３に対して研磨や研削を行って、コンタクト層３５，３７を裏面側に露出させることも可能である。
そして、コンタクト層３５，３７を裏面側に露出させた後に、裏面側にコンタクト層３５，３７に接続して、配線層やパッド等を形成することも可能である。
このように、非貫通孔を埋めて、めっき層から成るコンタクト層を形成した後に、反対側からコンタクト層を露出させて、コンタクト層に導体層を接続する場合でも、本技術を適用することが可能である。そして、本技術を適用して、コンタクトホールの側壁の形状を三角形の平面形状等の形状とすることにより、コンタクトホール内に形成するめっき層にボイドを生じないようにすることができる。
【０１０４】
上述した各実施の形態の半導体装置を含む、本技術による半導体装置は、各種の半導体装置に適用することができる。
例えば、ＣＭＯＳイメージセンサ（ＣＩＳ）の配線層と、基板の裏面に形成されたバンプとを、めっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。
また例えば、多層の配線層と回路素子とが三次元に積層され、各層の配線層をめっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。
【０１０５】
なお、本開示は以下のような構成も取ることができる。
（１）配線層と、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールと、めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む半導体装置。
（２）前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、前記（１）に記載の半導体装置。
（３）前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む２辺を、円弧に置き換えた形である、前記（１）に記載の半導体装置。
（４）前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、前記（１）に記載の半導体装置。
（６）半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、前記（１）から（５）のいずれかに記載の半導体装置。
（７）配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。
（８）前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する前記（７）に記載の半導体装置の製造方法。
（９）前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む前記（７）に記載の半導体装置の製造方法。
（１０）前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、前記（８）に記載の半導体装置の製造方法。
（１１）前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、前記（８）に記載の半導体装置の製造方法。
（１２）半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。
【０１０６】
本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【０１０７】
１１，１３，３３ 絶縁層、１２ 第１の配線層、１４，３４，３６ コンタクトホール、１５，３５，３７ コンタクト層、１６，１９，２０，２１ 第２の配線層、１７，３１ 半導体基板、１８ めっき層、３２ 配線層
【技術分野】
【０００１】
本技術は、半導体装置及びその製造方法に係わる。
【背景技術】
【０００２】
従来から、下層の導体層と上層の導体層とを電気的に接続するために、これらの導体層の間にある、半導体層や絶縁層を貫通するビアホールを形成した後に、ビアホール内に導体を埋めて、上下の導体層を接続するコンタクト層を形成している。
【０００３】
ビアホール内に埋め込むコンタクト層には、例えば、電解銅めっきが用いられている。
この電解銅めっきにおいては、ビアホールの底の曲部（凹部）にめっき添加剤のアクセラレータが吸着し、めっき成長と共にアクセラレータの濃縮が起こる、という添加剤の効果を有する。この効果により、ビアホールの底からのめっきの成長が早くなるという特徴を持つ。
また、めっき添加剤のレベラは、めっき時に電子のたまりやすい凸部に集まり、めっきを抑止する特徴を持っている（例えば、非特許文献１を参照）。
一般的に、ビアホールを形成する場合には、下層の金属配線層とコンタクト層とを接続させるので、ドライエッチング法などを用いて、下層の金属配線層上でビアホールを形成する加工をストップさせている。そのため、下層から配線を積み上げていく場合には、一般的にコンタクトホールの底は平坦な面になる。
【０００４】
半導体装置の配線用のビアホールの平面形状は、一般的には正方形である（例えば、特許文献１を参照）。正方形以外にも、長方形（特許文献２を参照）や正八角形（特許文献３を参照）等の平面形状も存在している。
また、一般的に、ビアホールが露光限界ぎりぎりのサイズであると、露光時やドライエッチング時に、正方形等の角が丸くなった平面形状になる。
【０００５】
ところで、例えば、所謂先ビア（via first）プロセスにより、半導体層にビアホールを形成する際に、ドライエッチング法を利用して半導体層の途中までビアホールを形成する場合がある。この場合、エッチング選択比を十分に取ることができないため、ビアホールの底がＵ字状になる。
また、所謂後ビア（via last）プロセスにおいて、レーザ加工によってビアホールを形成する場合にも、レーザアブレーション法を用いるため、加工選択比の概念がなく、同様にビアホールの底がＵ字状になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４３３９７３１号明細書
【特許文献２】特開平０３−４２８３８号公報
【特許文献３】特許第２７８９７４３号明細書
【非特許文献】
【０００７】
【非特許文献１】A.C. West, S. Mayer and J. Reid, Electrochem. Solid-State Lett., 4, C50（2001）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ビアホール等によるコンタクトホール内に、めっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときに、埋め込み性が悪いために、コンタクトホールの内部の空間を完全に埋めることができず、埋め込みボイドを生じることがある。
【０００９】
本技術の目的は、コンタクトホール内にめっき層から成るコンタクト層を埋め込んで上下層の電気的接続を行うときの、コンタクト層の埋め込み性を良好にする構造の半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本技術の半導体装置は、配線層と、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールとを含む。そして、めっき層から成り、コンタクトホールの内部を埋めて形成され、配線層に接続されたコンタクト層を含む。
【００１１】
本技術の半導体装置の製造方法は、配線層と、この配線層を内部に含む絶縁層とを形成する工程を含む。そして、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、配線層に達するコンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する工程を含む。
【００１２】
本技術の半導体装置の他の製造方法は、半導体基板上に、配線層と、配線層を内部に含む絶縁層とを形成する工程を含む。そして、配線層及び半導体基板とそれらの間の絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程を含む。さらに、電解めっきにより、コンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する工程を含む。
【００１３】
上述の本技術の半導体装置の構成によれば、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくはこの鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状のコンタクトホールが形成されている。そして、このコンタクトホールの内部を埋めて、めっき層から成るコンタクト層が形成されている。
コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を２つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。
これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になる。
【００１４】
上述の本技術の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であるコンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層に接続するように、コンタクト層を形成する。
コンタクトホールの底部は、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を２つ以上含む平面形状であるので、鋭角もしくは鋭角の先端部を曲線に置き換えた形の箇所で、めっき層を形成する際のめっきの成長速度を速めることができる。
これにより、コンタクトホールの底部からのめっき速度を速くして、底部が速くめっき層で埋まる。底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。
【００１５】
上述の本技術の他の半導体装置の製造方法によれば、絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する。そして、電解めっきにより、このコンタクトホールの内部を埋めて、配線層及び半導体基板に接続するように、コンタクト層を形成する。
これにより、本技術の半導体装置の製造方法と同様に、底部が速くめっき層で埋まるので、底部が十分に埋まりきらないうちに上部が埋まってしまい埋め込みボイドを生じることを防ぐことができる。
従って、電解めっき法によってコンタクトホールの内部を埋めてコンタクト層を形成する工程において、めっき層の埋め込み性を向上させることが可能になる。
【発明の効果】
【００１６】
上述の本技術によれば、電解めっき法によるコンタクトホール内にめっき層を埋め込む際の埋め込み性を向上させることが可能になるので、下層と上層とを電気的に接続する、めっき層から成るコンタクト層の接続信頼性を向上させることが可能になる。
従って、本技術により、信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態の半導体装置の概略構成図（断面図）である。
【図２】図１の半導体装置の平面図である。
【図３】Ａ〜Ｄ 図１の半導体装置の製造方法を示す製造工程図である。
【図４】Ｅ〜Ｇ 図１の半導体装置の製造方法を示す製造工程図である。
【図５】図３Ｂの状態の平面図である。
【図６】第１の実施の形態に対する変形例の半導体装置の断面図である。
【図７】Ａ〜Ｃ コンタクトホールの平面形状の変形例を説明する図である。
【図８】Ａ、Ｂ コンタクトホールの角部の曲率半径を説明する図である。
【図９】コンタクトホールの形状を上部と下部とで変えた構成の斜視図である。
【図１０】第２の実施の形態の半導体装置の概略構成図（断面図）である。
【図１１】図１０の半導体装置の平面図である。
【図１２】Ａ〜Ｄ 図１０の半導体装置の製造方法を示す製造工程図である。
【図１３】第２の実施の形態に対する変形例の半導体装置の断面図である。
【図１４】第２の実施の形態に対する変形例の半導体装置の断面図である。
【図１５】第３の実施の形態の半導体装置の概略構成図（断面図）である。
【図１６】図１５の半導体装置の平面図である。
【図１７】Ａ〜Ｃ 図１５の半導体装置の製造方法を示す製造工程図である。
【図１８】第３の実施の形態に対する変形例の半導体装置の断面図である。
【図１９】第４の実施の形態の半導体装置の概略構成図（断面図）である。
【図２０】図１９の半導体装置の平面図である。
【図２１】Ａ、Ｂ 図１９の半導体装置の製造方法を示す製造工程図である。
【図２２】Ａ〜Ｃ 第４の実施の形態に対する変形例の半導体装置の断面図である。
【図２３】コンタクトホールの平面形状が三角形であり、底が平坦面である場合のめっき層の埋め込みを完了させる前の断面写真である。
【図２４】コンタクトホールの底に凸部がある場合のめっき層の埋め込みを完了させる前の断面写真である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本技術の概要
２．第１の実施の形態
３．第２の実施の形態
４．第３の実施の形態
５．第４の実施の形態
【００１９】
＜１．本技術の概要＞
まず、具体的な実施の形態の説明に先立ち、本技術の概要について説明する。
【００２０】
ＴＳＶ（through silicon via）等、サイズが数μｍ単位になるような大きいビアホールを、めっき層で埋め込む場合に、前述したようにビアホールの底部の形状がＵ字状になっていると、埋め込みボイドが形成されることがある。
これは、埋め込み配線上に形成したビアホールのように平坦な底を有する場合に比べて、ビアホールのＵ字状の底へのめっき促進剤（アクセラレータ）の濃縮が遅くなり、電解銅めっきの成長はコンフォーマルデポが強くなるからである。その結果、めっき成長に伴い、埋め込むべき空間のアスペクト比が高くなり、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されることがある。
めっきの添加剤であるアクセラレータは、凹部に濃縮される機能を有する。ビアホールの底がＵ字状であると、底部の中央が深くなるため、ビアホールの底が平坦面である場合と比較して、アクセラレータの濃縮が遅くなる。
【００２１】
また、ビアホールの底面に凸部が存在すると、めっき時に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。
従って、ビアホールの底面の凸部においてめっき成長が抑制されるため、底部が十分に埋まりきらないうちに上部が埋まってしまい、埋め込みボイドが形成されやすくなる。
【００２２】
ビアホール等により形成されるコンタクトホールの平面形状は、一般的には、円形のように、一様な１つの曲線から成る角を有しない形状か、或いは、正方形・長方形・八角形のように、角の内角が９０度以上（直角又は鈍角）である形状である。
これらの平面形状の場合、コンタクトホールの側面からの成長速度を十分に確保できないため、埋め込みボイドが形成されやすくなる。
【００２３】
上述した問題に対して、めっきの添加剤の機能、即ち、促進剤（アクセラレータ）が凹部に濃縮される機能と、レベラが凸部に濃縮される機能とを利用して、コンタクトホールの埋め込み性を改善することが考えられる。
【００２４】
そこで、本技術では、コンタクトホールの少なくとも底部の平面形状を、円形や四角形ではなく、三角形や内角に鋭角（外側に凸な鋭角）を有する多角形等、もしくは鋭角の先端部を曲線に置き換えた形状とする。
この平面形状として、コンタクトホールの側面と側面が接する角度が９０°未満となる部分が存在するようにして、コンタクトホールの側壁に角度が９０°未満の略Ｖ字の溝を形成させることにより、側面の溝からのめっき層のデポレートを向上させる。
【００２５】
なお、ビアホールの側壁に、内側に凸な凸部が存在する場合には、前述したビアホールの底面に凸部が存在する場合と同様に、電子の集まりやすい凸部に、めっき添加剤のレベラが選択的に付着して、めっきを抑止する。
このような凸部がビアホールの側壁に存在する場合には、ホールの側壁の略Ｖ字の溝による、デポレートを向上する効果を打ち消してしまう。
そこで、コンタクトホールの平面形状が、星型等の、１８０度を超えていて内側に凸である内角を含む多角形である場合には、その角度を形成する両側の線（即ち、内側に凸な角を挟む２辺）を、それらの線に接する円弧に置き換えることが好ましい。これにより、めっき時に凸部に電流が集中しないようにすることができる。
【００２６】
配線層上に、配線層に達するコンタクトホールを形成した場合には、コンタクトホールの底面が平坦面となる。
上述した平面形状を有するコンタクトホールにおいて、さらにコンタクトホールの底面を平坦面とすることで、コンタクトホール内の３つの面（底面と２つの側面）で形成される凹部から、めっきの成長を早めることができる。これにより、コンタクトホール内部全体のボトムアップ効果を高めて、埋め込みボイドを抑止することが可能になる。
【００２７】
また、コンタクトホールの底面がＵ字形である場合には、コンタクトホールの底面が平坦面である場合と比較して、前述したように、めっき層の埋め込み性が劣る。
しかし、コンタクトホールの底面がＵ字形である場合でも、本技術を適用して、コンタクトホールの底部の平面形状を、鋭角もしくは鋭角の先端部を曲線に置き換えた形状を有する構成とすれば、めっき層の埋め込み性を向上することができる。これにより、平面形状が円形や四角形で底面がＵ字形である場合と比較して、めっき層の埋め込み性を向上して、埋め込みボイドの発生を抑制することが可能になる。
【００２８】
ここで、コンタクトホールの平面形状と、コンタクトホールを埋めてめっき層を形成する際のめっき層の成長に関して、より詳しく説明する。
【００２９】
まず、下層の配線層と上層の配線層を接続するコンタクトホールにおいて、本技術を適用して、コンタクトホール全体の平面形状が三角形であるコンタクトホールを形成した場合を考える。
このようなコンタクトホールを、下層の配線層（配線層と同じ導体層から成るパッド層も同様）に接続して形成すると、コンタクトホールの底面は平坦面になり、かつ、コンタクトホールの側面には、三角形に対応する３つの平面が設けられた形状になる。
このような形状を持ったコンタクトホールに、半導体装置の銅配線に用いられている電解銅めっき液を用いてめっきを行うと、ホールの底面の凹部にアクセラレータが吸着し、めっき成長と共にアクセラレータの濃縮が起こる。これにより、めっき層の埋め込みを完了させる前の断面写真を図２３に示すように、ホールの底面の角部のめっきの成長が、底面の中央部やコンタクトホールの上部の側面よりも速くなる。
従って、底部の平面形状が三角形であるコンタクトホールを形成した場合は、従来の平面形状が丸形や四角形であるコンタクトホールよりも、ホール底面の角部からのめっき速度が速くなり、埋め込みの完全性が高まる。
【００３０】
このように、コンタクトホールの側面と側面が接する角度が９０°未満となる部分が存在する平面形状は、三角形に限らない。
例えば、星形や図７Ａに示す形状が考えられる。
ただし、このような多角形は、コンタクトホール側面に１８０°より大きい内角を持つことになる。
【００３１】
例えば、コンタクトホールの底面に上向きの凸部を有する場合には、前述したように、めっき液中の促進剤やレベラの効果により、凸部のめっき速度が遅くなる。そのため、埋め込みを完了させる前の断面写真を図２４に示すように、点線で囲んだ凸部のめっき速度が遅くなることにより、図中矢印で示す底面の角部からのボトムアップの効果を弱めてしまう。
コンタクトホールの平面形状において、１８０°以上の内角を有する場合、その内角の所では、コンタクトホールの側壁に内側向きの凸部を有するため、底面に上向きの凸部を有する場合と同様に、めっき層の埋め込み性が低下してしまう。
そこで、コンタクトホールの平面形状において、１８０°以上の内角を含む場合は、その角度を形成する線（即ち、内側に凸な角を挟む２辺）を、その線を接線とする円弧に置き換えた構造にする（図７Ｂ及び図７Ｃを参照）。
これにより、めっき時の凸部の影響を小さくして、隣接する面のなす角度が９０°未満（鋭角）である箇所をコンタクトホール内に多数形成させることができるので、電解めっきによる埋め込み速度を従来の形状よりも速くすることができる。
【００３２】
なお、コンタクトホールの平面形状の角部（三角形の頂点等）は、リソグラフィー時及びドライエッチング加工時に、解像或いは加工限界があるため、厳密には曲率を持つことになる。
そして、このように角部に曲率を持ち、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、本技術を適用することができる。本技術を適用することにより、平面形状の鋭角の先端部を曲線に置き換えた形状となっていても、先端部からのめっき層のデポレートを速くして、埋め込み性を向上することができる。
より好ましくは、コンタクトホールの平面形状の鋭角の先端部（角部）の曲率半径を、平面形状の多角形で最も短い辺の１／２の長さよりも短くする（図８Ａ及び図８Ｂを参照）。この条件を満たすことにより、角部が丸くなっても、十分にめっき層のデポレートを早くすることが可能になる。
【００３３】
＜２．第１の実施の形態＞
第１の実施の形態の半導体装置の概略構成図（断面図）を、図１に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層１６との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００３４】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層１６と、コンタクト層１５とは、同時に形成されためっき層から成る。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層１６は、絶縁層１３の上面に形成された凹部（溝）内に、めっき層が埋め込まれて成る。
【００３５】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層１６及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００３６】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層１６とが、電気的に接続されている。
【００３７】
本実施の形態では、特に、コンタクトホール１４の平面形状に特徴を有する。
そして、コンタクトホール１４の平面形状を、従来使用されていた円形や四角形ではなく、例えば、図２に図１の半導体装置の平面図を示すように、三角形とする。
なお、図２では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層１６のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００３８】
図１では２層の配線層１２，１６のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１のコンタクト層１５及び第２の配線層１６の構成と同様の構成とすることが好ましい。
【００３９】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１の上面に形成された凹部（溝）内に、第１の配線層１２を形成する。
その後、図３Ａに示すように、絶縁層１１及び第１の配線層１２の上に、絶縁層１３を形成する。なお、絶縁層１３は、前述したように、窒化シリコン層（ハードマスク用等）と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００４０】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図３Ｂに示すように、コンタクトホールに対応する開口５１Ａを有するパターンのレジストマスク５１を形成する。
このとき、図５に平面図を示すように、レジストマスク５１の開口５１Ａの平面形状を三角形とする。
【００４１】
次に、レジストマスク５１を用いて、絶縁層１３をエッチングすることにより、図３Ｃに示すように、第１の配線層１２に達するコンタクトホール１４を形成する。コンタクトホール１４の底面は、第１の配線層１２の上面であり、ほぼ平坦な面となっている。
【００４２】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図３Ｄに示すように、第２の配線層に対応する開口５２Ａを有するパターンのレジストマスク５２を形成する。
【００４３】
次に、レジストマスク５２を用いて、絶縁層１３の上部をエッチングすることにより、図４Ｅに示すように、絶縁層１３に第２の配線層に対応する凹部１３Ａを形成する。
【００４４】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図４Ｆに示すように、コンタクトホール１４と絶縁層１３の凹部１３Ａの内部を埋めて、めっき層１８を形成することができる。めっき層１８のうち、コンタクトホール１４の内部の部分がコンタクト層１５となり、絶縁層１３の凹部１３Ａの内部の部分が第２の配線層１６となる。
【００４５】
続いて、ＣＭＰ（化学的機械的研磨）法等により、絶縁層１３よりも上にあるめっき層１８を除去する。これにより、図４Ｇに示すように、めっき層から成るコンタクト層１５及び第２の配線層１６が残る。
このようにして、図１に示した半導体装置を製造することができる。
【００４６】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層１６とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、コンタクトホール１４の側面同士の接する角度が鋭角となっており、コンタクトホール１４の側壁にＶ字型の溝が形成されているので、電解めっきを行う際に、このＶ字型の溝からのデポレートを向上させることができる。このため、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層１６とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００４７】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００４８】
次に、第１の実施の形態の半導体装置に対する変形例の断面図を、図６に示す。
図６に示すように、図１の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００４９】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００５０】
次に、本実施の形態の半導体装置において、コンタクトホール１４の平面形状の他の場合を説明する。
【００５１】
例えば、図７Ａに示すような平面形状のコンタクトホール１０１を形成すると、凸部は鋭角になっているが、凸部の間の内角は１８０度以上となっている。このように１８０度以上の内角となっている部分では、先に説明したように、めっき添加剤のレベラが選択的に付着してめっきを抑制するので、めっき層のデポレートが遅くなってしまう。
そこで、図７Ｂに示すように、内角αが１８０度以上である部分では、その内角αを挟む２本の直線１０２の代わりに、その２本の直線１０２に接する円弧１０３とする。これにより、図７Ｃに示す平面形状のコンタクトホール１０４となり、１８０度以上の内角がなくなる。
図７Ａでは鋭角が６個ある平面形状であったが、星型（鋭角が５個）等の、鋭角の個数が他の個数（３個以上）の平面形状であっても、同様に、１８０度以上の内角を円弧で置き換えることが可能である。
【００５２】
また、半導体装置の微細化が進むことにより、コンタクトホールの平面形状の角部に鋭角を作ろうと設計しても、実際に形成されるパターンでは角が丸くなってしまう。このように角が丸くなった場合でも、ボイドを生じることなく、めっき層を形成することは可能である。
例えば、コンタクトホールの平面形状を、図８Ａに示すように、三辺４１，４２，４３から成る三角形に設計する場合を考える。この場合には、図８Ｂに示す角部の曲率半径ｒを、三角形の三辺のうち最も短い辺４２の長さＬの半分よりも小さくする。即ち、ｒ＜Ｌ／２とする。
これにより、角部が丸くなっても、ボイドを生じることなく、めっき層を形成することが可能になる。
【００５３】
また、図７及び図８に示した平面形状を応用すると、多角形以外にも、例えば、紡錘形の平面形状も考えられる。そして、紡錘形の先端を、鋭角で尖らせたり、他の部分よりも曲率半径を十分に小さくしたりすれば、紡錘形の先端からのデポレートを大きくすることができる。
ただし、紡錘形の長さ／幅の比を大きくし過ぎると、紡錘形の長さ方向よりも紡錘形の幅方向が先に閉じてしまうので、めっき層のデポレートと紡錘形の寸法とを考慮して、長さと幅を適切な比率とする。
【００５４】
さらに他の構成のコンタクトホールの斜視図を、図９に示す。
図９に示すように、めっき法により埋め込みボイドの発生しやすい底部付近を含む、コンタクトホール１４の下部１４Ａは、三角形等の平面パターンとして、側壁にＶ字型の溝を有する形状とする。これに対して、コンタクトホール１４の上部１４Ｂは、側壁からめっきが促進されないように、円形等の平面パターンとして、側壁にＶ字型の溝を形成させない。
即ち、コンタクトホール１４の形状を、下部１４Ａと上部１４Ｂとで変えた構成としている。
この構成とすることにより、めっき添加剤の促進剤（アクセラレータ）が凹部に濃縮される機能と、レベラが凸部に濃縮される機能を、さらに引き出すことができるので、電解めっき法による埋め込み性能の高いコンタクトホールの実現が可能になる。
【００５５】
図９では、コンタクトホール１４の上部１４Ｂの平面形状を円形としていた。
コンタクトホールの上部を、楕円形のように単一の曲線から成る平面形状としても、円形とした場合と同様の効果が得られる。
また、コンタクトホールの上部を、コンタクトホールの下部の平面形状の角部の曲率半径を大きくした平面形状としても良い。この平面形状とすることにより、円形や楕円形ほどではないが、側壁からのめっきが促進されにくくなる。
【００５６】
図７〜図９に説明した構成を製造する場合には、コンタクトホール１４の平面形状や側壁の形状に対応して、コンタクトホール１４をエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００５７】
＜３．第２の実施の形態＞
第２の実施の形態の半導体装置の概略構成図（断面図）を、図１０に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層１９との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００５８】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層１９と、コンタクト層１５とは、それぞれめっき層から成る。ただし、本実施の形態では、第２の配線層１９と、コンタクト層１５とは、別々に形成されためっき層により構成されている。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層１９は、絶縁層１３の上に形成されている。
【００５９】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層１９及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００６０】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層１９とが、電気的に接続されている。
【００６１】
本実施の形態では、例えば、図１１に図１０の半導体装置の平面図を示すように、コンタクトホール１４の平面形状を三角形とする。なお、図１１では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層１９のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００６２】
図１０では２層の配線層１２，１９のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１のコンタクト層１５及び第２の配線層１９の構成と同様の構成とすることが好ましい。
【００６３】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１と第１の配線層１２と絶縁層１３を、第１の実施の形態の図３Ａと同様にして、それぞれ形成する。なお、絶縁層１３は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００６４】
次に、絶縁層１３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図１２Ａに示すように、コンタクトホールに対応する開口５３Ａを有するパターンのレジストマスク５３を形成する。
このとき、図示しないが、レジストマスク５３の開口５３Ａの形状を三角形とする。
【００６５】
次に、レジストマスク５３を用いて、絶縁層１３をエッチングすることにより、図１２Ｂに示すように、第１の配線層１２に達するコンタクトホール１４を形成する。コンタクトホール１４の底面は、第１の配線層１２の上面であり、ほぼ平坦な面となっている。
【００６６】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
続いて、絶縁層１３の上面のシード膜を除去して、コンタクトホール１４内のみにシード膜を残す。
その後、電解めっきを行うことにより、シード膜上にめっき層が堆積していき、図１２Ｃに示すように、コンタクトホール１４の内部を埋めて、めっき層から成るコンタクト層１５を形成することができる。なお、必要に応じて、コンタクトホール１４の内部以外の不要なめっき層を除去する。例えば、ＣＭＰ（化学的機械的研磨）法により表面を研磨して、めっき層のうち、絶縁層１３の上面よりも上にある部分を除去する。
【００６７】
次に、表面に、バリアメタルとその上のシード膜とを順次成膜する。その後に、電解めっきを行うことにより、めっき層から成る第２の配線層１９を形成する。
その後、レジストマスクを用いて、第２の配線層１９をエッチング液によってエッチングする（所謂サブトラクティブ法）ことにより、図１２Ｄに示すように、第２の配線層１９を所定のパターンにパターニングする。
このようにして、図１０に示した半導体装置を製造することができる。
【００６８】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層１９とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、第１の実施の形態と同様に、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層１９とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００６９】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００７０】
次に、第２の実施の形態の半導体装置に対する変形例の断面図を、図１３及び図１４に示す。
図１３に示すように、図１０の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００７１】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００７２】
また、図１４に示す構成は、図１０のめっき層から成る第２の配線層１９の代わりに、蒸着法やスパッタ法等により成膜した導体層から成る第２の配線層２０を形成した構成である。
この場合には、第２の配線層２０の導体層の材料としては、金属や合金、多結晶シリコン、導電性酸化物（例えば、インジウム錫酸化物）等、各種の導体材料を使用することが可能である。
その他の構成は、図１０に示した構成と同様である。
【００７３】
さらにまた、上述した第２の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００７４】
＜４．第３の実施の形態＞
第３の実施の形態の半導体装置の概略構成図（断面図）を、図１５に示す。
この半導体装置は、下層の第１の配線層１２と、上層の第２の配線層２１との間を、コンタクトホール１４内に埋め込まれたコンタクト層１５によって、電気的に接続している。
【００７５】
第１の配線層１２は、絶縁層１１の上面に形成された凹部（溝）内に、金属層が埋め込まれて成る。
第２の配線層２１と、コンタクト層１５とは、それぞれめっき層から成る。ただし、本実施の形態では、第２の配線層２１と、コンタクト層１５とは、別々に形成されためっき層により構成されている。
コンタクトホール１４は、絶縁層１３内を上下方向に貫通して形成されている。
第２の配線層２１は、絶縁層１３の上に形成されている。
【００７６】
第１の配線層１２の金属層の材料としては、配線や電極に使用されている各種金属や合金を使用することができる。
第２の配線層２１及びコンタクト層１５のめっき層の材料としては、銅やその他のめっきにより形成することが可能な金属材料を使用することができる。
絶縁層１３には、例えば酸化シリコン層を用いるが、窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００７７】
なお、図示しない部分に、トランジスタ、コンデンサ等の回路素子が形成されていて、回路素子と、第１の配線層１２又は第２の配線層２１とが、電気的に接続されている。
【００７８】
本実施の形態では、例えば、図１６に図１５の半導体装置の平面図を示すように、コンタクトホール１４の平面形状を三角形とする。なお、図１６では、第１の配線層１２とコンタクトホール１４とコンタクト層１５と第２の配線層２１のみ図示していて、周囲の絶縁層１１，１３は省略している。
このように、コンタクトホール１４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール１４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００７９】
図１５では２層の配線層１２，２１のみを示していたが、本実施の形態において、さらに上層にも配線層を形成して、３層以上の配線層を形成することも可能である。
その場合、下から２層目よりも上に設ける各配線層は、図１５のコンタクト層１５及び第２の配線層２１の構成と同様の構成とすることが可能である。
【００８０】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、絶縁層１１と第１の配線層１２と絶縁層１３を、第１の実施の形態の図３Ａと同様にして、それぞれ形成する。なお、絶縁層１３は、前述したように、ハードマスク用の窒化シリコン層と酸化シリコン層等、異なる２種以上の絶縁層を積層した構成としても構わない。
【００８１】
次に、第２の実施の形態の図１２Ａ〜図１２Ｃに示した各工程と同じ工程を行って、絶縁層１３に形成したコンタクトホール１４内に、めっき層から成るコンタクト層１５を形成する。
【００８２】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルを成膜する。バリアメタルとしては、例えば、ＴａやＴａＮ等を使用することができる。
さらに、図示しないが、バリアメタル上に、めっき材料と同じ材料の薄いシード膜を成膜する。例えば、めっき材料を銅とする場合には、シード膜として銅膜を形成する。
次に、表面にレジストを形成して、露光現像等によってレジストをパターニングすることにより、図１７Ａに示すように、第２の配線層に対応する開口５４Ａを有するパターンのレジストマスク５４を形成する。このとき、レジストマスク５４の部分では、絶縁層１３とレジストマスク５４との間に、バリアメタルとシード膜がある。
その後、電解めっきを行うことにより、レジストマスク５４で覆われていない部分のシード膜上にめっき層が堆積していく。これにより、図１７Ｂに示すように、レジストマスク５４の開口５４Ａ内に、めっき層から成る第２の配線層２１を形成することができる。
【００８３】
その後、レジストマスク５４を除去して、図１７Ｃに示すように、第２の配線層２１を残す。
このようにして、図１５に示した半導体装置を製造することができる。
【００８４】
上述の本実施の形態の半導体装置の構成によれば、めっき層から成り、第１の配線層１２と第２の配線層２１とを電気的に接続するコンタクト層１５が、平面形状が三角形であるコンタクトホール１４内に形成されている。これにより、第１の実施の形態や第２の実施の形態と同様に、コンタクトホール１４の底部からのめっき速度を速くして、底部が速くめっき層で埋まる。
従って、めっき層の埋め込み性を向上させて、コンタクトホール１４内に埋め込みボイドを生じにくくすることができるので、第１の配線層１２と第２の配線層２１とを電気的に接続するコンタクト層１５の接続信頼性を向上することができる。
【００８５】
また、コンタクトホール１４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール１４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール１４の幅を小さくして、コンタクトホール１４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【００８６】
次に、第３の実施の形態の半導体装置に対する変形例の断面図を、図１８に示す。
図１８に示すように、図１５の絶縁層１３の途中に、シリコン等の半導体から成る半導体基板１７が形成されており、コンタクトホール１４及びコンタクト層１５が、この半導体基板１７も貫通して形成されている。
半導体基板１７の材料としては、シリコンの他、ゲルマニウムや、ＧａＡｓ等の化合物半導体等、各種の半導体を使用することが可能である。
【００８７】
この構成の半導体装置を製造する場合には、コンタクトホール１４を形成する際のエッチングの材料や条件を、絶縁層１３をエッチングするときと、半導体基板１７をエッチングするときとで、適宜変更すればよい。
【００８８】
さらにまた、上述した第３の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００８９】
なお、図１５では、コンタクト層１５と第２の配線層２１とを、それぞれ別々に形成しためっき層により構成していたが、第１の実施の形態のように、コンタクト層と第２の配線層とを同時にめっき層で形成した構成とすることも可能である。
この構成を製造する場合には、絶縁層１３にコンタクトホール１４を形成した後に、コンタクトホール１４の内部を埋めないでおいて、バリアメタルとシード膜とを順次成膜する。次に、図１７Ａに示したレジストマスク５４と同じパターンのレジストマスクを形成する。その後、電解めっきを行うことにより、コンタクト層と第２の配線層とが同時にめっき層により形成される。そして、レジストマスクを除去した後に、絶縁層１３上に残ったシード膜を除去する。
この製造方法は、プリント基板やビルドアップ基板等の製造に用いられている、所謂セミアディティブ法と同様である。
【００９０】
＜５．第４の実施の形態＞
上述した各実施の形態では、下層の配線層１１に達するように、絶縁層１３に貫通孔を形成することにより、コンタクトホールを形成していた。
本技術では、非貫通孔であるコンタクトホールを形成して、その非貫通孔を埋めてめっき層を形成することにより、コンタクト層を形成することも可能である。
その場合の実施の形態を以下に示す。
【００９１】
第４の実施の形態の半導体装置の概略構成図（断面図）を、図１９に示す。
この半導体装置は、半導体基板３１の上に、３層の配線層３２を含む絶縁層３３が形成されている。
３層の配線層３２は、図示しない部分で、半導体装置を構成する回路素子（トランジスタ、コンデンサ等）と電気的に接続されている。
【００９２】
本実施の形態では、絶縁層３３及びその内部の配線層３２を貫通して、半導体基板３１の途中まで達する、非貫通のコンタクトホール３４が形成されており、このコンタクトホール３４の内部を埋めて、めっき層から成るコンタクト層３５が形成されている。コンタクト層３５によって、３層の配線層３２と半導体基板３１とが、電気的に接続される。
【００９３】
コンタクトホール３４は、半導体基板３１の下面までは貫通しておらず、断面がＵ字形状の丸い底部を有している。また、第１〜第３の各実施の形態ではコンタクトホール１４の側壁が水平面に垂直もしくは垂直に近い形状であったが、本実施の形態ではコンタクトホール３４の側壁は傾斜しており、上方にいくほどコンタクトホール３４の幅が広がっている。
このように丸い底部を有する孔にめっき層を形成した場合、通常は孔の平面形状が円形や四角形であるため、前述したようにコンフォーマルデポが強くなり、埋め込みボイドが形成されるおそれがある、という特徴がある。
【００９４】
これに対して、本実施の形態では、例えば、図２０に図１９の半導体装置の平面図を示すように、コンタクトホール３４の平面形状を三角形とする。このように、コンタクトホール３４の平面形状を三角形としたことにより、三角形の角部に当たるコンタクトホール３４の側壁の部分は、Ｖ字型の溝となっている。
これにより、このＶ字型の溝からのデポレートを向上させることができる。
【００９５】
本実施の形態の半導体装置は、例えば、以下に説明するようにして、製造することができる。
まず、半導体基板３１の上に、３層の配線層３２と絶縁層３３とを形成する。
その後、絶縁層３３の上に、レジストを形成して、露光現像等によってレジストをパターニングすることにより、図２１Ａに示すように、コンタクトホールに対応する開口６１Ａを有するパターンのレジストマスク６１を形成する。
このとき、図示しないが、レジストマスク６１の開口６１Ａの形状を三角形とする。
【００９６】
次に、レジストマスク６１を用いて、配線層３２を含む絶縁層３３の側から、絶縁層３３、配線層３２、半導体基板３１をそれぞれエッチングする。
これにより、図２１Ｂに示すように、半導体基板３１の内部に底を有する非貫通孔のコンタクトホール３４を形成する。
【００９７】
次に、図示しないが、表面に全面的に、めっき用のバリアメタルとシード膜とを順次成膜する。
続いて、電解めっきを行うことにより、コンタクトホール３４の内部を埋めて、めっき層から成るコンタクト層３５を形成することができる。
次に、絶縁層３３上に残った不要なめっき層を除去する。
このようにして、図１９に示した半導体装置を製造することができる。
【００９８】
さらにまた、上述した第４の実施の形態に対しても、コンタクトホールの平面形状や側壁の形状を、図７〜図９に説明した構成のように、変形することが可能である。
それらの構成を製造する場合には、コンタクトホールの平面形状や側壁の形状に対応して、コンタクトホールをエッチングにより形成するためのレジストマスクの開口の形状を選定する。
【００９９】
上述の本実施の形態によれば、めっき層から成り、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３５が、平面形状が三角形であるコンタクトホール３４内に形成されている。これにより、先の各実施の形態と同様に、コンタクトホール３４の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。
従って、コンタクトホール３４が断面Ｕ字形であっても、コンタクトホール３４の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール３４内に埋め込みボイドを生じにくくすることができる。これにより、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３５の接続信頼性を向上することができる。
【０１００】
また、コンタクトホール３４の幅を小さくしても、埋め込みボイドを生じないで、コンタクトホール３４へ良好にめっき層を埋め込むことが可能になる。
従って、コンタクトホール３４の幅を小さくして、コンタクトホール３４を含むチップの小型化を図ることができ、チップのコストを低減することができる。
【０１０１】
次に、第４の実施の形態の変形例の半導体装置の概略構成図を、図２２Ａ〜図２２Ｃに示す。
図２２Ａ〜図２２Ｃに示す構成は、いずれも、半導体基板３１の側から配線層３３へコンタクトホール３６を形成して、その内部に、めっき層から成るコンタクト層３７を形成した構成である。即ち、配線層３３の側から半導体基板３１へコンタクトホール３４を形成していた、第４の実施の形態とは反対向きになっている。
図２２Ａに示す構成では、１層の配線層３２をコンタクトホール３６が貫通している。
図２２Ｂ及び図２２Ｃに示す構成では、２層の配線層３２をコンタクトホール３６が貫通している。
【０１０２】
これらの構成では、例えば、図示しないが、コンタクトホール３６の平面形状を三角形とする。このように、コンタクトホール３６の平面形状を三角形としたことにより、第４の実施の形態と同様に、コンタクトホール３６の底部からのめっき速度を速くして、底部を速くめっき層で埋めることができる。
従って、コンタクトホール３６が断面Ｕ字形であっても、コンタクトホール３６の底部からのめっき速度を速くして、めっき層の埋め込み性を向上させることにより、コンタクトホール３６内に埋め込みボイドを生じにくくすることができる。これにより、配線層３２と半導体基板３１とを電気的に接続するコンタクト層３７の接続信頼性を向上することができる。
【０１０３】
なお、図１９に示した構成や図２２Ａ〜図２２Ｃに示した各構成に対して、さらに、裏面（図中下面）側から半導体基板３１や絶縁層３３に対して研磨や研削を行って、コンタクト層３５，３７を裏面側に露出させることも可能である。
そして、コンタクト層３５，３７を裏面側に露出させた後に、裏面側にコンタクト層３５，３７に接続して、配線層やパッド等を形成することも可能である。
このように、非貫通孔を埋めて、めっき層から成るコンタクト層を形成した後に、反対側からコンタクト層を露出させて、コンタクト層に導体層を接続する場合でも、本技術を適用することが可能である。そして、本技術を適用して、コンタクトホールの側壁の形状を三角形の平面形状等の形状とすることにより、コンタクトホール内に形成するめっき層にボイドを生じないようにすることができる。
【０１０４】
上述した各実施の形態の半導体装置を含む、本技術による半導体装置は、各種の半導体装置に適用することができる。
例えば、ＣＭＯＳイメージセンサ（ＣＩＳ）の配線層と、基板の裏面に形成されたバンプとを、めっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。
また例えば、多層の配線層と回路素子とが三次元に積層され、各層の配線層をめっき層から成るコンタクト層で電気的に接続する構成に適用することが可能である。
【０１０５】
なお、本開示は以下のような構成も取ることができる。
（１）配線層と、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールと、めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む半導体装置。
（２）前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、前記（１）に記載の半導体装置。
（３）前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む２辺を、円弧に置き換えた形である、前記（１）に記載の半導体装置。
（４）前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、前記（１）に記載の半導体装置。
（６）半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、前記（１）から（５）のいずれかに記載の半導体装置。
（７）配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。
（８）前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する前記（７）に記載の半導体装置の製造方法。
（９）前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む前記（７）に記載の半導体装置の製造方法。
（１０）前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、前記（８）に記載の半導体装置の製造方法。
（１１）前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、前記（８）に記載の半導体装置の製造方法。
（１２）半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程と、電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む半導体装置の製造方法。
【０１０６】
本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【０１０７】
１１，１３，３３ 絶縁層、１２ 第１の配線層、１４，３４，３６ コンタクトホール、１５，３５，３７ コンタクト層、１６，１９，２０，２１ 第２の配線層、１７，３１ 半導体基板、１８ めっき層、３２ 配線層
【特許請求の範囲】
【請求項１】
配線層と、
少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールと、
めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む
半導体装置。
【請求項２】
前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、請求項１に記載の半導体装置。
【請求項３】
前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む２辺を、円弧に置き換えた形である、請求項１に記載の半導体装置。
【請求項４】
前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、請求項１に記載の半導体装置。
【請求項５】
前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、請求項１に記載の半導体装置。
【請求項６】
半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、請求項１に記載の半導体装置。
【請求項７】
配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、
前記絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、
電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む
半導体装置の製造方法。
【請求項８】
前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、請求項８に記載の半導体装置の製造方法。
【請求項１２】
半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、
前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程と、
電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む
半導体装置の製造方法。
【請求項１】
配線層と、
少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは前記鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールと、
めっき層から成り、前記コンタクトホールの内部を埋めて形成され、前記配線層に接続されたコンタクト層とを含む
半導体装置。
【請求項２】
前記コンタクトホールの少なくとも前記底部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形である、請求項１に記載の半導体装置。
【請求項３】
前記コンタクトホールの少なくとも前記底部の平面形状が、前記鋭角と内側に凸な角とを有する多角形のうち、前記内側に凸な角を挟む２辺を、円弧に置き換えた形である、請求項１に記載の半導体装置。
【請求項４】
前記コンタクトホールの上部の平面形状が円形もしくは楕円形である、請求項１に記載の半導体装置。
【請求項５】
前記コンタクトホールの底部を含む下部の平面形状が三角形もしくは三角形の角の先端部を曲線に置き換えた形であり、前記コンタクトホールの上部の平面形状が円形である、請求項１に記載の半導体装置。
【請求項６】
半導体基板と、前記配線層を内部に含む絶縁層とをさらに含み、前記コンタクトホールが、前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに形成されている、請求項１に記載の半導体装置。
【請求項７】
配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、
前記絶縁層に、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状であり、前記配線層に達するコンタクトホールを形成する工程と、
電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層に接続するように、コンタクト層を形成する工程とを含む
半導体装置の製造方法。
【請求項８】
前記コンタクト層を形成する工程において、前記コンタクト層に接続される上層の配線層を、電解めっきにより、前記コンタクト層と同時に形成する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記コンタクト層を形成した後に、前記コンタクト層上に前記コンタクト層に接続される上層の配線層を形成する工程をさらに含む請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するための凹部を前記絶縁層に形成する工程を行う、請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記コンタクト層を形成する工程の前に、前記上層の配線層を形成するためのパターンのレジストマスクを前記絶縁層上に形成する工程を行う、請求項８に記載の半導体装置の製造方法。
【請求項１２】
半導体基板上に、配線層と、前記配線層を内部に含む絶縁層とを形成する工程と、
前記配線層及び前記半導体基板と、前記配線層及び前記半導体基板の間の前記絶縁層とに、少なくとも底部において、側面が２つ以上の面から成り、かつ、外側に凸な鋭角もしくは鋭角の先端部を曲線に置き換えた形を、２つ以上含む平面形状である、コンタクトホールを形成する工程と、
電解めっきにより、前記コンタクトホールの内部を埋めて、前記配線層及び前記半導体基板に接続するように、コンタクト層を形成する工程とを含む
半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１２−１９０９００（Ｐ２０１２−１９０９００Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５１４３９（Ｐ２０１１−５１４３９）
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]