半導体装置の製造方法
【課題】容量コンタクトパッドと容量コンタクトプラグが一体となった構造を形成する。これにより、従来は2回、必要だったフォトリソグラフィ工程を1回に削減して、製造コストを低減する。
【解決手段】半導体装置の製造方法では、層間絶縁膜上に、開口を有するマスクパターンを形成する。このマスクパターンを用いて、層間絶縁膜をエッチングすることにより、開口の下の層間絶縁膜内に容量コンタクトホールを形成する。湿式エッチングにより、マスクパターン内の開口を大きくした後、開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する。この後、容量コンタクトパッド上にキャパシタを形成する。
【解決手段】半導体装置の製造方法では、層間絶縁膜上に、開口を有するマスクパターンを形成する。このマスクパターンを用いて、層間絶縁膜をエッチングすることにより、開口の下の層間絶縁膜内に容量コンタクトホールを形成する。湿式エッチングにより、マスクパターン内の開口を大きくした後、開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する。この後、容量コンタクトパッド上にキャパシタを形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
DRAM(Dynamic Random Access Memory)のメモリセルは、選択素子としてのMOSトランジスタと、記憶素子としてのキャパシタによって構成されている。MOSトランジスタのソース及びドレイン領域の一方と、キャパシタの電極(下部電極)とはコンタクトプラグを介して電気的に接続される。キャパシタの下部電極とコンタクトプラグの間には容量コンタクトパッド(ランディングパッド)として導体層を配置する技術が知られている(特許文献1)。
【0003】
このような容量コンタクトパッドを配置することにより、キャパシタの底面積拡大による静電容量の増加や容量コンタクトプラグとの接合抵抗の低減の効果が得られる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−80009号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来の容量コンタクトパッドの形成方法では、先に層間絶縁膜内に埋め込んだ容量コンタクトプラグを形成していた。その後に、容量コンタクトパッド用の導体層の堆積とパターニングを行うことで、容量コンタクトプラグの上面に接触する容量コンタクトパッドが形成されていた。このため、導体層のパターニングに際して、フォトリソグラフィ技術を用いてパターニング用のマスクを形成する必要があり、製造コストが上昇していた。
【課題を解決するための手段】
【0006】
一実施形態は、
層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンを用いて、前記層間絶縁膜をエッチングすることにより、前記開口の下の層間絶縁膜内に容量コンタクトホールを形成する工程と、
湿式エッチングにより、前記マスクパターン内の開口を大きくする工程と、
前記容量コンタクトホール及び大きくした開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する工程と、
前記容量コンタクトパッド上にキャパシタを形成する工程と、
を有する半導体装置の製造方法に関する。
【発明の効果】
【0007】
容量コンタクトパッドと容量コンタクトプラグが一体となった構造を形成することができる。このため、製造に際して従来は2回、必要だったフォトリソグラフィ工程を1回に削減することができる。この結果、製造コストを低減することが可能となる。
【図面の簡単な説明】
【0008】
【図1】本発明の半導体装置の一例を表す上面図である。
【図2】本発明の半導体装置の一例を表す断面図である。
【図3】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図4】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図5】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図6】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図7】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図8】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図9】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図10】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図11】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図12】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【発明を実施するための形態】
【0009】
本発明の実施例を、図面を参照して説明する。
図1は、本実施例の半導体装置に係るDRAMのメモリセル部の平面構造を示す概念図であり、簡略化のためにメモリセルを構成する一部の要素のみを示している。図1の右手側は、後述する、ワード配線Wとなるゲート電極5とサイドウォール5bとを切断する面を基準とした平面図に、活性領域Kとビット配線6とを透過的に示している。
【0010】
図2は、図1のA−A’線に対応する断面模式図である。これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。メモリセル部は図2に示すように、MOSトランジスタTrと、MOSトランジスタTrに複数のコンタクトプラグを介して接続されたキャパシタCaとから概略構成されている。
【0011】
図1、図2において、半導体基板1は所定濃度のP型不純物を含有するシリコン(Si)によって形成されている。この半導体基板1には、素子分離領域3が形成されている。素子分離領域3は、半導体基板1の表面にSTI(Shallow Trench Isolation)法により酸化シリコン膜(SiO2)等の絶縁膜を埋設することで、活性領域K以外の部分に形成され、隣接する活性領域Kとの間を絶縁分離している。
【0012】
本実施例では、1つの活性領域Kに2ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。本実施例では、図1に示す平面構造の如く、細長い短冊状の活性領域Kが複数、個々に所定間隔をあけて右斜め下向きに整列して配置され、6F2型メモリセルのレイアウトを形成している。各活性領域Kの両端部と中央部には個々に不純物拡散層が形成され、MOSトランジスタTrのソース及びドレイン領域として機能する。ソース及びドレイン領域(不純物拡散層)の真上に配置されるように基板コンタクト部205a、205b、205cの位置が規定されている。なお、活性領域Kの形状や整列方向は、図1の配置に限定されるべきものではない。
【0013】
図1の横(X)方向には、折れ線形状(湾曲形状)にビット配線6が延設され、このビット配線6が図1の縦(Y)方向に所定の間隔で複数、配置されている。また、図1の縦(Y)方向に延在する直線形状のワード配線Wが配置されている。個々のワード配線Wは図1の横(X)方向に所定の間隔で複数配置され、ワード配線Wは各活性領域Kと交差する部分において、図2に示されるゲート電極5を含むように構成されている。
【0014】
本実施例では、MOSトランジスタTrが、溝型のゲート電極を備えている場合を一例として示した。溝型のゲート電極を備えたMOSトランジスタに代えて、プレーナ型のMOSトランジスタや、半導体基板に設けた溝の側面部分にチャネル領域を形成したMOSトランジスタを使用することも可能である。
【0015】
図2の断面構造に示す如く、半導体基板1において素子分離領域3に区画された活性領域Kにソース及びドレイン領域として機能する不純物拡散層8が離間して形成され、個々の不純物拡散層8の間に、溝型のゲート電極5が形成されている。ゲート電極5は、多結晶シリコン膜と金属膜との多層膜により半導体基板1の上部に突出するように形成されており、多結晶シリコン膜はCVD法での成膜時にリン等の不純物を含有させて形成することができる。また、成膜時に不純物を含有しないように形成した多結晶シリコン膜に、後の工程でN型またはP型の不純物をイオン注入法により導入してもよい。ゲート電極用の金属膜には、タングステン(W)や窒化タングステン(WN)、タングステンシリサイド(WSi)等の高融点金属を用いることができる。
【0016】
また、図2に示すように、ゲート電極5と半導体基板1との間にはゲート絶縁膜5aが形成されている。また、ゲート電極5の側壁には窒化シリコン(Si3N4)などの絶縁膜によるサイドウォール5bが形成されている。ゲート電極5上にも窒化シリコンなどの絶縁膜5cが形成され、ゲート電極5の上面を保護している。
【0017】
不純物拡散層8は、半導体基板1にN型不純物として、例えばリンを導入することで形成されている。不純物拡散層8と接触するように基板コンタクトプラグ9が形成されている。この基板コンタクトプラグ9は、図1に示した基板コンタクト部205c、205a、205bの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ9の横(X)方向の幅は、隣接するゲート配線Wに設けられたサイドウォール5bによって規定される、セルフアライン構造となっている。
【0018】
図2に示すように、ゲート電極上の絶縁膜5c及び基板コンタクトプラグ9を覆うように第1の層間絶縁膜4が形成され、第1の層間絶縁膜4を貫通するようにビット線コンタクトプラグ4Aが形成されている。ビット線コンタクトプラグ4Aは、基板コンタクト部205aの位置に配置され、基板コンタクトプラグ9と導通している。ビット線コンタクトプラグ4Aは、チタン(Ti)及び窒化チタン(TiN)の積層膜からなるバリア膜(TiN/Ti)上にタングステン(W)等の金属膜を積層して形成されている。ビット線コンタクトプラグ4Aに接続するようにビット配線6が形成されている。ビット配線6は窒化タングステン(WN)およびタングステン(W)からなる積層膜で構成されている。
【0019】
ビット配線6を覆うように、第2の層間絶縁膜7が形成されている。第1の層間絶縁膜4及び第2の層間絶縁膜7を貫通して、基板コンタクトプラグ9に接続するように容量コンタクトパッド11が形成されている。容量コンタクトパッド11の下層部分は容量コンタクトプラグとして機能する。容量コンタクトパッド11は、基板コンタクト部205b、205cの位置に配置される。容量コンタクトパッド11の上層部分の側面は窒化シリコン膜(Si3N4)からなるマスク膜10で覆われている。容量コンタクトパッド11はチタン及び窒化チタンの積層膜からなるバリア膜(TiN/Ti)上にタングステン等の金属膜を積層して形成されている。
【0020】
容量コンタクトパッド11の上面を覆うように、第3の層間絶縁膜12が形成されている。第3の層間絶縁膜12を貫通して、容量コンタクトパッド11と接続するようにキャパシタ素子Caが形成されている。キャパシタ素子Caは下部電極13と上部電極15の間に容量絶縁膜14を挟んだ構造となっており、下部電極13が容量コンタクトパッド11と接触している。
【0021】
本実施例では、下部電極13の内側面を用いたシリンダー型の電極を有するキャパシタCaが形成されている。キャパシタCa上には第4の層間絶縁膜20、アルミニウム(Al)、銅(Cu)等で形成した上層の配線層21、表面保護膜22が形成されている。
【0022】
次に、本実施形態の半導体装置の製造方法について、図3〜図12を参照して説明する。図3〜図11は、メモリセル部(図1)のA−A’線に対応する断面模式図である。
【0023】
図3に示すように、P型のシリコンからなる半導体基板1の主面に活性領域Kを区画するため、STI法により、酸化シリコン等の絶縁膜を埋設した素子分離領域3を、活性化領域K以外の部分に形成する。次に、MOSトランジスタTrのゲート電極用の溝パターン2を形成する。溝パターン2は半導体基板1のシリコンをフォトレジストで形成したパターン(図示せず)をマスクとして異方性エッチングすることによって形成する。
【0024】
次に、図4に示すように、熱酸化法により半導体基板1のシリコン表面を酸化して酸化シリコンとすることにより、トランジスタ形成領域に厚さ4nm程度のゲート絶縁膜5aを形成する。ゲート絶縁膜としては、酸化シリコンと窒化シリコンの積層膜や、HfSiO膜等のHigh−K膜(高誘電体膜)を使用してもよい。
【0025】
この後に、ゲート絶縁膜5a上にモノシラン(SiH4)及びホスフィン(PH3)を原料ガスとしたCVD法により、N型の不純物が含有された多結晶シリコン膜を堆積する。この際に、ゲート電極用の溝パターン2の内部が完全に多結晶シリコン膜で充填されるような膜厚に設定する。リン等の不純物を含まない多結晶シリコン膜を形成して、後の工程で所望の不純物をイオン注入法にて多結晶シリコン膜に導入してもよい。次に、上記多結晶シリコン膜上に、スパッタリング法により金属膜として、例えばタングステン、窒化タングステン、タングステンシリサイド等の高融点金属を50nm程度の厚さに堆積させる。この多結晶シリコン膜及び金属膜からなる積層膜が、後述する工程を経てゲート電極5に形成される。
【0026】
次に、ゲート電極5を構成することになる金属膜上に、CVD法により、窒化シリコンからなる絶縁膜5cを厚さ70nm程度に堆積する。次に、絶縁膜5c上にフォトレジスト(図示せず)を塗布し、ゲート電極5形成用のマスクを用い、フォトリソグラフィ法によりゲート電極5形成用のフォトレジストパターンを形成する。そして、上記フォトレジストパターンをマスクとして、異方性エッチングにより、絶縁膜5cをエッチングする。フォトレジストパターンを除去した後、絶縁膜5cをハードマスクとして金属膜及び多結晶シリコン膜をエッチングし、ゲート電極5を形成する。ゲート電極5はワード配線W(図1)として機能する。
【0027】
次に、図5に示すように、N型不純物としてリンのイオン注入を行い、ゲート電極5で覆われていない活性領域に不純物拡散層8を形成する。この後に、CVD法により、全面に窒化シリコン膜を20〜50nm程度の厚さに堆積し、エッチバックを行うことにより、ゲート電極5の側壁にサイドウォール5bを形成する。
【0028】
次に、ゲート電極上の絶縁膜5c及び側面の絶縁膜5bを覆うように、プラズマCVD法により酸化シリコン等のゲート層間絶縁膜(図示せず)を形成した後に、ゲート電極5に由来する凹凸を平坦化するため、CMP(Chemical Mechanical Polishing)法により、表面の研磨を行う。表面の研磨はゲート電極上の絶縁膜5cの上面が露出した時点で停止する。この後に、図6に示したように基板コンタクトプラグ9を形成する。具体的には、まず、図1の基板コンタクト部205a、205b、205cの位置に開口を形成するように、フォトレジストで形成したパターンをマスクとしてエッチングを行い、先に形成したゲート層間絶縁膜を除去する。開口は窒化シリコンで形成されている絶縁膜5c、5bを利用してセルフアラインにてゲート電極5の間に設けることができる。
【0029】
この後に、CVD法にてリンを含有した多結晶シリコン膜を堆積した後に、CMP(Chemical Mechanical Polishing)法にて研磨を行い、絶縁膜5c上の多結晶シリコン膜を除去し、開口内に充填された基板コンタクトプラグ9とする。
【0030】
この後に、CVD法により、ゲート電極上の絶縁膜5c及び基板コンタクトプラグ9を覆うように、酸化シリコンからなる第1の層間絶縁膜4を例えば600nm程度の厚みで形成する。その後、CMP法により、第1の層間絶縁膜4の表面を、例えば300nm程度の厚みになるまで研磨して平坦化する。
【0031】
次に、図7に示したように、第1の層間絶縁膜4に対して、図1の基板コンタクト部205aの位置に開口(コンタクトホール)を形成し、基板コンタクトプラグ9の表面を露出させる。この開口の内部を充填するように、TiN/Ti等のバリア膜上にタングステン(W)を積層した膜を堆積し、表面をCMP法にて研磨することにより、ビット線コンタクトプラグ4Aを形成する。この後に、ビット線コンタクト4Aと接続するようにビット配線6を形成する。ビット配線6を覆うように、酸化シリコン等で第2の層間絶縁膜7を形成する。
【0032】
次に、図8に示したように、第2の層間絶縁膜7上に200nm程度の膜厚の窒化シリコン膜をCVD法で堆積して、マスク膜10を形成する。フォトリソグラフィ技術とドライエッチングを用いて、図1の基板コンタクト部205b、205cの位置のマスク膜10に開口を形成することにより、開口を有するマスクパターンを形成する。開口を形成したマスクパターン10をハードマスクとして用いてドライエッチングを行うことで、容量コンタクトホール7Aを形成する。容量コンタクトホール7Aは、第1の層間絶縁膜4と第2の層間絶縁膜7を貫通するように形成される。容量コンタクトホール7Aの底部では基板コンタクトプラグ9の上面が露出する。
【0033】
次に、湿式エッチングを行い、マスクパターンを構成するマスク膜10を選択的にエッチングして容量コンタクト開口部7Bを形成する。湿式エッチングの薬液としては、150℃〜170℃に加熱したリン酸水溶液(H3PO4とH2Oの混合溶液)を例示できる。例えば、リン酸を86重量%で含有した水溶液を160℃に加熱して薬液として用いれば、1分間で約5nmの膜厚の窒化シリコン膜(マスク膜)を除去できる。リン酸水溶液にさらに硝酸(HNO3)を添加したものを薬液として用いてもよい。
【0034】
湿式エッチングに際しては、マスク膜10(窒化シリコン膜)のエッチングは等方的に進行し、酸化シリコン膜からなる第1および第2の層間絶縁膜4、7はエッチングされないので、容量コンタクトホール7Aのサイズ(外径)はそのままで、マスクパターン10内の開口を大きくすることができる。この結果、マスクパターン10の開口幅のみを拡大して容量コンタクト開口部7Bを形成することができる。
【0035】
容量コンタクトホール7Aおよび容量コンタクト開口部7Bの位置関係を平面図として図12に示す(ビット配線の記載は省略)。容量コンタクト開口部7Bは容量コンタクトホール7Aを中心に等方的にエッチングが進行して、同心円状に形成される。湿式エッチングに際しては隣接する容量コンタクト開口部7Bどうしが短絡しないように、エッチング時間を制御する。また、湿式エッチングの際にはマスク膜10の上面もエッチングされて膜厚が減少するため、湿式エッチング後にマスク膜が残存するような膜厚でマスク膜を形成しておく。また、容量コンタクトホール7Aの底部で、ゲート電極上部の絶縁膜5cやサイドウォール5bが露出している場合には、そこでもエッチングが進行するため、あらかじめゲート電極上部の絶縁膜5cの膜厚が湿式エッチング後にも残存するように形成しておく。容量コンタクトホール7Aをドライエッチングで形成する際に、テーパー形状となるように形成して、容量コンタクトホール7Aの底部のサイズが基板コンタクトプラグ9の上面のサイズよりも小さくなるように設定してもよい。または、容量コンタクトホール7Aを形成する際のマスクサイズが基板コンタクトプラグ9の上面サイズよりも小さくなるようにしてもよい。
【0036】
次に、図10に示したように、容量コンタクト開口部7Bおよび容量コンタクトホール7Aの内部を充填するように、TiN/Ti等のバリア膜上にタングステン(W)を積層した膜を堆積し、表面をCMP法にて研磨することにより、容量コンタクトパッド11を形成する。容量コンタクトパッド11の下層部分(容量コンタクトホール7Aの内部)はコンタクトプラグとして機能する。
【0037】
本実施例では、従来の容量コンタクトパッドと容量コンタクトプラグが一体となった構造として形成することができる。また、容量コンタクト開口部7Bは湿式エッチングによるマスク膜10の開口サイズ拡大によって形成するため、フォトリソグラフィ技術を用いる必要がない。すなわち、従来の製造方法では、容量コンタクトプラグ用のホールの形成と、容量コンタクトパッドのパターニングのため2回のフォトリソグラフィ工程(露光・現像工程)が必要であったのに対し、本実施例では1回のフォトリソグラフィ工程で容量コンタクトパッドと容量コンタクトプラグを形成することが可能となる。
【0038】
次に、図11に示したように、酸化シリコン等で第3の層間絶縁膜12を、例えば2μmの厚さで堆積する。引き続き、キャパシタを形成する位置に開口12Aを異方性ドライエッチングにて形成し、容量コンタクトパッド11の表面を露出させる。開口12Aを形成後に、キャパシタの下部電極13を形成する。まず、図11に示したように、開口12Aの内部を完全には充填しない膜厚で窒化チタンを堆積する。下部電極の材料としては窒化チタン以外の金属膜も使用可能である。
【0039】
次に、図2に示したように、開口12Aの内部にのみ窒化チタンが残存するようにドライエッチングを行う。この際に、開口12Aの内部をフォトレジスト膜等で充填して開口12Aの底部の窒化チタン膜を保護した状態でドライエッチングを行ってもよい。これによりシリンダー形状の下部電極13が形成される。
【0040】
引き続き、下部電極13の側壁表面を覆うように、容量絶縁膜14を形成する。容量絶縁膜14としては例えば、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)や、それらの積層体等の高誘電体膜を使用できる。
【0041】
次に、図2に示すように、キャパシタ素子の上部電極15を窒化チタン等で形成する。下部電極13と上部電極15によって容量絶縁膜14を挟むことにより、キャパシタCaが形成される。この後、酸化シリコン等で第4の層間絶縁膜20を形成する。メモリセル部では、キャパシタCaの上部電極15に電位を与えるための引き出し用コンタクトプラグ(図示せず)を形成する。この後に、上層の配線層21をアルミニウム(Al)や銅(Cu)等で形成する。さらに、表面の保護膜22を酸窒化シリコン(SiON)等で形成すればDRAMのメモリセル部が完成する。
【0042】
以上、説明した実施例では、円筒状の下部電極と、下部電極の内壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、シリンダー型電極のキャパシタを形成したが、他の電極構造のキャパシタ(クラウン型またはピラー型)を形成する場合にも本発明は適用可能である。例えば、円筒状の下部電極と、下部電極の内壁面及び外壁面上に順に容量絶縁膜及び上部電極とを設けることにより、クラウン型のキャパシタを形成することができる。
【符号の説明】
【0043】
1 半導体基板
2 溝パターン
3 素子分離領域
4、7、12、20 層間絶縁膜
4A ビット線コンタクトプラグ
5 ゲート電極
5a ゲート絶縁膜
5b サイドウォール
5c 絶縁膜
6 ビット配線
7A 容量コンタクトホール
7B 容量コンタクト開口部
8 不純物拡散層
9 基板コンタクトプラグ
10 マスク膜
11 容量コンタクトパッド
12A 開口
13 下部電極
14 容量絶縁膜
15 上部電極
21 配線層
22 表面保護膜
205a、205b、205c 基板コンタクト部
Ca キャパシタ
K 活性領域
Tr MOSトランジスタ
W ワード線
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
DRAM(Dynamic Random Access Memory)のメモリセルは、選択素子としてのMOSトランジスタと、記憶素子としてのキャパシタによって構成されている。MOSトランジスタのソース及びドレイン領域の一方と、キャパシタの電極(下部電極)とはコンタクトプラグを介して電気的に接続される。キャパシタの下部電極とコンタクトプラグの間には容量コンタクトパッド(ランディングパッド)として導体層を配置する技術が知られている(特許文献1)。
【0003】
このような容量コンタクトパッドを配置することにより、キャパシタの底面積拡大による静電容量の増加や容量コンタクトプラグとの接合抵抗の低減の効果が得られる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−80009号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来の容量コンタクトパッドの形成方法では、先に層間絶縁膜内に埋め込んだ容量コンタクトプラグを形成していた。その後に、容量コンタクトパッド用の導体層の堆積とパターニングを行うことで、容量コンタクトプラグの上面に接触する容量コンタクトパッドが形成されていた。このため、導体層のパターニングに際して、フォトリソグラフィ技術を用いてパターニング用のマスクを形成する必要があり、製造コストが上昇していた。
【課題を解決するための手段】
【0006】
一実施形態は、
層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンを用いて、前記層間絶縁膜をエッチングすることにより、前記開口の下の層間絶縁膜内に容量コンタクトホールを形成する工程と、
湿式エッチングにより、前記マスクパターン内の開口を大きくする工程と、
前記容量コンタクトホール及び大きくした開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する工程と、
前記容量コンタクトパッド上にキャパシタを形成する工程と、
を有する半導体装置の製造方法に関する。
【発明の効果】
【0007】
容量コンタクトパッドと容量コンタクトプラグが一体となった構造を形成することができる。このため、製造に際して従来は2回、必要だったフォトリソグラフィ工程を1回に削減することができる。この結果、製造コストを低減することが可能となる。
【図面の簡単な説明】
【0008】
【図1】本発明の半導体装置の一例を表す上面図である。
【図2】本発明の半導体装置の一例を表す断面図である。
【図3】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図4】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図5】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図6】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図7】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図8】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図9】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図10】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図11】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【図12】本発明の半導体装置の製造方法の一例の一工程を表す図である。
【発明を実施するための形態】
【0009】
本発明の実施例を、図面を参照して説明する。
図1は、本実施例の半導体装置に係るDRAMのメモリセル部の平面構造を示す概念図であり、簡略化のためにメモリセルを構成する一部の要素のみを示している。図1の右手側は、後述する、ワード配線Wとなるゲート電極5とサイドウォール5bとを切断する面を基準とした平面図に、活性領域Kとビット配線6とを透過的に示している。
【0010】
図2は、図1のA−A’線に対応する断面模式図である。これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。メモリセル部は図2に示すように、MOSトランジスタTrと、MOSトランジスタTrに複数のコンタクトプラグを介して接続されたキャパシタCaとから概略構成されている。
【0011】
図1、図2において、半導体基板1は所定濃度のP型不純物を含有するシリコン(Si)によって形成されている。この半導体基板1には、素子分離領域3が形成されている。素子分離領域3は、半導体基板1の表面にSTI(Shallow Trench Isolation)法により酸化シリコン膜(SiO2)等の絶縁膜を埋設することで、活性領域K以外の部分に形成され、隣接する活性領域Kとの間を絶縁分離している。
【0012】
本実施例では、1つの活性領域Kに2ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。本実施例では、図1に示す平面構造の如く、細長い短冊状の活性領域Kが複数、個々に所定間隔をあけて右斜め下向きに整列して配置され、6F2型メモリセルのレイアウトを形成している。各活性領域Kの両端部と中央部には個々に不純物拡散層が形成され、MOSトランジスタTrのソース及びドレイン領域として機能する。ソース及びドレイン領域(不純物拡散層)の真上に配置されるように基板コンタクト部205a、205b、205cの位置が規定されている。なお、活性領域Kの形状や整列方向は、図1の配置に限定されるべきものではない。
【0013】
図1の横(X)方向には、折れ線形状(湾曲形状)にビット配線6が延設され、このビット配線6が図1の縦(Y)方向に所定の間隔で複数、配置されている。また、図1の縦(Y)方向に延在する直線形状のワード配線Wが配置されている。個々のワード配線Wは図1の横(X)方向に所定の間隔で複数配置され、ワード配線Wは各活性領域Kと交差する部分において、図2に示されるゲート電極5を含むように構成されている。
【0014】
本実施例では、MOSトランジスタTrが、溝型のゲート電極を備えている場合を一例として示した。溝型のゲート電極を備えたMOSトランジスタに代えて、プレーナ型のMOSトランジスタや、半導体基板に設けた溝の側面部分にチャネル領域を形成したMOSトランジスタを使用することも可能である。
【0015】
図2の断面構造に示す如く、半導体基板1において素子分離領域3に区画された活性領域Kにソース及びドレイン領域として機能する不純物拡散層8が離間して形成され、個々の不純物拡散層8の間に、溝型のゲート電極5が形成されている。ゲート電極5は、多結晶シリコン膜と金属膜との多層膜により半導体基板1の上部に突出するように形成されており、多結晶シリコン膜はCVD法での成膜時にリン等の不純物を含有させて形成することができる。また、成膜時に不純物を含有しないように形成した多結晶シリコン膜に、後の工程でN型またはP型の不純物をイオン注入法により導入してもよい。ゲート電極用の金属膜には、タングステン(W)や窒化タングステン(WN)、タングステンシリサイド(WSi)等の高融点金属を用いることができる。
【0016】
また、図2に示すように、ゲート電極5と半導体基板1との間にはゲート絶縁膜5aが形成されている。また、ゲート電極5の側壁には窒化シリコン(Si3N4)などの絶縁膜によるサイドウォール5bが形成されている。ゲート電極5上にも窒化シリコンなどの絶縁膜5cが形成され、ゲート電極5の上面を保護している。
【0017】
不純物拡散層8は、半導体基板1にN型不純物として、例えばリンを導入することで形成されている。不純物拡散層8と接触するように基板コンタクトプラグ9が形成されている。この基板コンタクトプラグ9は、図1に示した基板コンタクト部205c、205a、205bの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ9の横(X)方向の幅は、隣接するゲート配線Wに設けられたサイドウォール5bによって規定される、セルフアライン構造となっている。
【0018】
図2に示すように、ゲート電極上の絶縁膜5c及び基板コンタクトプラグ9を覆うように第1の層間絶縁膜4が形成され、第1の層間絶縁膜4を貫通するようにビット線コンタクトプラグ4Aが形成されている。ビット線コンタクトプラグ4Aは、基板コンタクト部205aの位置に配置され、基板コンタクトプラグ9と導通している。ビット線コンタクトプラグ4Aは、チタン(Ti)及び窒化チタン(TiN)の積層膜からなるバリア膜(TiN/Ti)上にタングステン(W)等の金属膜を積層して形成されている。ビット線コンタクトプラグ4Aに接続するようにビット配線6が形成されている。ビット配線6は窒化タングステン(WN)およびタングステン(W)からなる積層膜で構成されている。
【0019】
ビット配線6を覆うように、第2の層間絶縁膜7が形成されている。第1の層間絶縁膜4及び第2の層間絶縁膜7を貫通して、基板コンタクトプラグ9に接続するように容量コンタクトパッド11が形成されている。容量コンタクトパッド11の下層部分は容量コンタクトプラグとして機能する。容量コンタクトパッド11は、基板コンタクト部205b、205cの位置に配置される。容量コンタクトパッド11の上層部分の側面は窒化シリコン膜(Si3N4)からなるマスク膜10で覆われている。容量コンタクトパッド11はチタン及び窒化チタンの積層膜からなるバリア膜(TiN/Ti)上にタングステン等の金属膜を積層して形成されている。
【0020】
容量コンタクトパッド11の上面を覆うように、第3の層間絶縁膜12が形成されている。第3の層間絶縁膜12を貫通して、容量コンタクトパッド11と接続するようにキャパシタ素子Caが形成されている。キャパシタ素子Caは下部電極13と上部電極15の間に容量絶縁膜14を挟んだ構造となっており、下部電極13が容量コンタクトパッド11と接触している。
【0021】
本実施例では、下部電極13の内側面を用いたシリンダー型の電極を有するキャパシタCaが形成されている。キャパシタCa上には第4の層間絶縁膜20、アルミニウム(Al)、銅(Cu)等で形成した上層の配線層21、表面保護膜22が形成されている。
【0022】
次に、本実施形態の半導体装置の製造方法について、図3〜図12を参照して説明する。図3〜図11は、メモリセル部(図1)のA−A’線に対応する断面模式図である。
【0023】
図3に示すように、P型のシリコンからなる半導体基板1の主面に活性領域Kを区画するため、STI法により、酸化シリコン等の絶縁膜を埋設した素子分離領域3を、活性化領域K以外の部分に形成する。次に、MOSトランジスタTrのゲート電極用の溝パターン2を形成する。溝パターン2は半導体基板1のシリコンをフォトレジストで形成したパターン(図示せず)をマスクとして異方性エッチングすることによって形成する。
【0024】
次に、図4に示すように、熱酸化法により半導体基板1のシリコン表面を酸化して酸化シリコンとすることにより、トランジスタ形成領域に厚さ4nm程度のゲート絶縁膜5aを形成する。ゲート絶縁膜としては、酸化シリコンと窒化シリコンの積層膜や、HfSiO膜等のHigh−K膜(高誘電体膜)を使用してもよい。
【0025】
この後に、ゲート絶縁膜5a上にモノシラン(SiH4)及びホスフィン(PH3)を原料ガスとしたCVD法により、N型の不純物が含有された多結晶シリコン膜を堆積する。この際に、ゲート電極用の溝パターン2の内部が完全に多結晶シリコン膜で充填されるような膜厚に設定する。リン等の不純物を含まない多結晶シリコン膜を形成して、後の工程で所望の不純物をイオン注入法にて多結晶シリコン膜に導入してもよい。次に、上記多結晶シリコン膜上に、スパッタリング法により金属膜として、例えばタングステン、窒化タングステン、タングステンシリサイド等の高融点金属を50nm程度の厚さに堆積させる。この多結晶シリコン膜及び金属膜からなる積層膜が、後述する工程を経てゲート電極5に形成される。
【0026】
次に、ゲート電極5を構成することになる金属膜上に、CVD法により、窒化シリコンからなる絶縁膜5cを厚さ70nm程度に堆積する。次に、絶縁膜5c上にフォトレジスト(図示せず)を塗布し、ゲート電極5形成用のマスクを用い、フォトリソグラフィ法によりゲート電極5形成用のフォトレジストパターンを形成する。そして、上記フォトレジストパターンをマスクとして、異方性エッチングにより、絶縁膜5cをエッチングする。フォトレジストパターンを除去した後、絶縁膜5cをハードマスクとして金属膜及び多結晶シリコン膜をエッチングし、ゲート電極5を形成する。ゲート電極5はワード配線W(図1)として機能する。
【0027】
次に、図5に示すように、N型不純物としてリンのイオン注入を行い、ゲート電極5で覆われていない活性領域に不純物拡散層8を形成する。この後に、CVD法により、全面に窒化シリコン膜を20〜50nm程度の厚さに堆積し、エッチバックを行うことにより、ゲート電極5の側壁にサイドウォール5bを形成する。
【0028】
次に、ゲート電極上の絶縁膜5c及び側面の絶縁膜5bを覆うように、プラズマCVD法により酸化シリコン等のゲート層間絶縁膜(図示せず)を形成した後に、ゲート電極5に由来する凹凸を平坦化するため、CMP(Chemical Mechanical Polishing)法により、表面の研磨を行う。表面の研磨はゲート電極上の絶縁膜5cの上面が露出した時点で停止する。この後に、図6に示したように基板コンタクトプラグ9を形成する。具体的には、まず、図1の基板コンタクト部205a、205b、205cの位置に開口を形成するように、フォトレジストで形成したパターンをマスクとしてエッチングを行い、先に形成したゲート層間絶縁膜を除去する。開口は窒化シリコンで形成されている絶縁膜5c、5bを利用してセルフアラインにてゲート電極5の間に設けることができる。
【0029】
この後に、CVD法にてリンを含有した多結晶シリコン膜を堆積した後に、CMP(Chemical Mechanical Polishing)法にて研磨を行い、絶縁膜5c上の多結晶シリコン膜を除去し、開口内に充填された基板コンタクトプラグ9とする。
【0030】
この後に、CVD法により、ゲート電極上の絶縁膜5c及び基板コンタクトプラグ9を覆うように、酸化シリコンからなる第1の層間絶縁膜4を例えば600nm程度の厚みで形成する。その後、CMP法により、第1の層間絶縁膜4の表面を、例えば300nm程度の厚みになるまで研磨して平坦化する。
【0031】
次に、図7に示したように、第1の層間絶縁膜4に対して、図1の基板コンタクト部205aの位置に開口(コンタクトホール)を形成し、基板コンタクトプラグ9の表面を露出させる。この開口の内部を充填するように、TiN/Ti等のバリア膜上にタングステン(W)を積層した膜を堆積し、表面をCMP法にて研磨することにより、ビット線コンタクトプラグ4Aを形成する。この後に、ビット線コンタクト4Aと接続するようにビット配線6を形成する。ビット配線6を覆うように、酸化シリコン等で第2の層間絶縁膜7を形成する。
【0032】
次に、図8に示したように、第2の層間絶縁膜7上に200nm程度の膜厚の窒化シリコン膜をCVD法で堆積して、マスク膜10を形成する。フォトリソグラフィ技術とドライエッチングを用いて、図1の基板コンタクト部205b、205cの位置のマスク膜10に開口を形成することにより、開口を有するマスクパターンを形成する。開口を形成したマスクパターン10をハードマスクとして用いてドライエッチングを行うことで、容量コンタクトホール7Aを形成する。容量コンタクトホール7Aは、第1の層間絶縁膜4と第2の層間絶縁膜7を貫通するように形成される。容量コンタクトホール7Aの底部では基板コンタクトプラグ9の上面が露出する。
【0033】
次に、湿式エッチングを行い、マスクパターンを構成するマスク膜10を選択的にエッチングして容量コンタクト開口部7Bを形成する。湿式エッチングの薬液としては、150℃〜170℃に加熱したリン酸水溶液(H3PO4とH2Oの混合溶液)を例示できる。例えば、リン酸を86重量%で含有した水溶液を160℃に加熱して薬液として用いれば、1分間で約5nmの膜厚の窒化シリコン膜(マスク膜)を除去できる。リン酸水溶液にさらに硝酸(HNO3)を添加したものを薬液として用いてもよい。
【0034】
湿式エッチングに際しては、マスク膜10(窒化シリコン膜)のエッチングは等方的に進行し、酸化シリコン膜からなる第1および第2の層間絶縁膜4、7はエッチングされないので、容量コンタクトホール7Aのサイズ(外径)はそのままで、マスクパターン10内の開口を大きくすることができる。この結果、マスクパターン10の開口幅のみを拡大して容量コンタクト開口部7Bを形成することができる。
【0035】
容量コンタクトホール7Aおよび容量コンタクト開口部7Bの位置関係を平面図として図12に示す(ビット配線の記載は省略)。容量コンタクト開口部7Bは容量コンタクトホール7Aを中心に等方的にエッチングが進行して、同心円状に形成される。湿式エッチングに際しては隣接する容量コンタクト開口部7Bどうしが短絡しないように、エッチング時間を制御する。また、湿式エッチングの際にはマスク膜10の上面もエッチングされて膜厚が減少するため、湿式エッチング後にマスク膜が残存するような膜厚でマスク膜を形成しておく。また、容量コンタクトホール7Aの底部で、ゲート電極上部の絶縁膜5cやサイドウォール5bが露出している場合には、そこでもエッチングが進行するため、あらかじめゲート電極上部の絶縁膜5cの膜厚が湿式エッチング後にも残存するように形成しておく。容量コンタクトホール7Aをドライエッチングで形成する際に、テーパー形状となるように形成して、容量コンタクトホール7Aの底部のサイズが基板コンタクトプラグ9の上面のサイズよりも小さくなるように設定してもよい。または、容量コンタクトホール7Aを形成する際のマスクサイズが基板コンタクトプラグ9の上面サイズよりも小さくなるようにしてもよい。
【0036】
次に、図10に示したように、容量コンタクト開口部7Bおよび容量コンタクトホール7Aの内部を充填するように、TiN/Ti等のバリア膜上にタングステン(W)を積層した膜を堆積し、表面をCMP法にて研磨することにより、容量コンタクトパッド11を形成する。容量コンタクトパッド11の下層部分(容量コンタクトホール7Aの内部)はコンタクトプラグとして機能する。
【0037】
本実施例では、従来の容量コンタクトパッドと容量コンタクトプラグが一体となった構造として形成することができる。また、容量コンタクト開口部7Bは湿式エッチングによるマスク膜10の開口サイズ拡大によって形成するため、フォトリソグラフィ技術を用いる必要がない。すなわち、従来の製造方法では、容量コンタクトプラグ用のホールの形成と、容量コンタクトパッドのパターニングのため2回のフォトリソグラフィ工程(露光・現像工程)が必要であったのに対し、本実施例では1回のフォトリソグラフィ工程で容量コンタクトパッドと容量コンタクトプラグを形成することが可能となる。
【0038】
次に、図11に示したように、酸化シリコン等で第3の層間絶縁膜12を、例えば2μmの厚さで堆積する。引き続き、キャパシタを形成する位置に開口12Aを異方性ドライエッチングにて形成し、容量コンタクトパッド11の表面を露出させる。開口12Aを形成後に、キャパシタの下部電極13を形成する。まず、図11に示したように、開口12Aの内部を完全には充填しない膜厚で窒化チタンを堆積する。下部電極の材料としては窒化チタン以外の金属膜も使用可能である。
【0039】
次に、図2に示したように、開口12Aの内部にのみ窒化チタンが残存するようにドライエッチングを行う。この際に、開口12Aの内部をフォトレジスト膜等で充填して開口12Aの底部の窒化チタン膜を保護した状態でドライエッチングを行ってもよい。これによりシリンダー形状の下部電極13が形成される。
【0040】
引き続き、下部電極13の側壁表面を覆うように、容量絶縁膜14を形成する。容量絶縁膜14としては例えば、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)や、それらの積層体等の高誘電体膜を使用できる。
【0041】
次に、図2に示すように、キャパシタ素子の上部電極15を窒化チタン等で形成する。下部電極13と上部電極15によって容量絶縁膜14を挟むことにより、キャパシタCaが形成される。この後、酸化シリコン等で第4の層間絶縁膜20を形成する。メモリセル部では、キャパシタCaの上部電極15に電位を与えるための引き出し用コンタクトプラグ(図示せず)を形成する。この後に、上層の配線層21をアルミニウム(Al)や銅(Cu)等で形成する。さらに、表面の保護膜22を酸窒化シリコン(SiON)等で形成すればDRAMのメモリセル部が完成する。
【0042】
以上、説明した実施例では、円筒状の下部電極と、下部電極の内壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、シリンダー型電極のキャパシタを形成したが、他の電極構造のキャパシタ(クラウン型またはピラー型)を形成する場合にも本発明は適用可能である。例えば、円筒状の下部電極と、下部電極の内壁面及び外壁面上に順に容量絶縁膜及び上部電極とを設けることにより、クラウン型のキャパシタを形成することができる。
【符号の説明】
【0043】
1 半導体基板
2 溝パターン
3 素子分離領域
4、7、12、20 層間絶縁膜
4A ビット線コンタクトプラグ
5 ゲート電極
5a ゲート絶縁膜
5b サイドウォール
5c 絶縁膜
6 ビット配線
7A 容量コンタクトホール
7B 容量コンタクト開口部
8 不純物拡散層
9 基板コンタクトプラグ
10 マスク膜
11 容量コンタクトパッド
12A 開口
13 下部電極
14 容量絶縁膜
15 上部電極
21 配線層
22 表面保護膜
205a、205b、205c 基板コンタクト部
Ca キャパシタ
K 活性領域
Tr MOSトランジスタ
W ワード線
【特許請求の範囲】
【請求項1】
層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンを用いて、前記層間絶縁膜をエッチングすることにより、前記開口の下の層間絶縁膜内に容量コンタクトホールを形成する工程と、
湿式エッチングにより、前記マスクパターン内の開口を大きくする工程と、
前記容量コンタクトホール及び大きくした開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する工程と、
前記容量コンタクトパッド上にキャパシタを形成する工程と、
を有する半導体装置の製造方法。
【請求項2】
前記マスクパターンは窒化シリコンからなる、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記層間絶縁膜は酸化シリコンからなる、請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
150〜170℃に加熱した、H3PO4を含有する溶液を用いて前記湿式エッチングを行う、請求項1〜3の何れか1項に記載の半導体装置の製造方法。
【請求項5】
前記層間絶縁膜を形成する工程の前に更に、
MOSトランジスタを形成する工程を有し、
前記層間絶縁膜を形成する工程において、
前記MOSトランジスタのソース領域及びドレイン領域の一方に接続された基板コンタクトプラグと、前記ソース領域及びドレイン領域の他方に接続されたビット線とを有する層間絶縁膜を、前記MOSトランジスタを覆うように形成し、
前記マスクパターンを形成する工程において、
前記基板コンタクトプラグの上方に前記開口が位置するように、前記マスクパターンを形成し、
前記容量コンタクトホールを形成する工程において、
前記基板コンタクトプラグを露出させるように前記容量コンタクトホールを形成する、請求項1〜4の何れか1項に記載の半導体装置の製造方法。
【請求項6】
前記基板コンタクトプラグは、不純物を含有する多結晶シリコンからなる、請求項5に記載の半導体装置の製造方法。
【請求項7】
前記キャパシタは、円筒状の下部電極と、前記下部電極の内壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、請求項1〜6の何れか1項に記載の半導体装置の製造方法。
【請求項8】
前記キャパシタは、円筒状の下部電極と、前記下部電極の内壁面及び外壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、請求項1〜6の何れか1項に記載の半導体装置の製造方法。
【請求項1】
層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンを用いて、前記層間絶縁膜をエッチングすることにより、前記開口の下の層間絶縁膜内に容量コンタクトホールを形成する工程と、
湿式エッチングにより、前記マスクパターン内の開口を大きくする工程と、
前記容量コンタクトホール及び大きくした開口内に導電材料を埋め込むことにより、それぞれ容量コンタクトプラグ及び容量コンタクトパッドを形成する工程と、
前記容量コンタクトパッド上にキャパシタを形成する工程と、
を有する半導体装置の製造方法。
【請求項2】
前記マスクパターンは窒化シリコンからなる、請求項1に記載の半導体装置の製造方法。
【請求項3】
前記層間絶縁膜は酸化シリコンからなる、請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
150〜170℃に加熱した、H3PO4を含有する溶液を用いて前記湿式エッチングを行う、請求項1〜3の何れか1項に記載の半導体装置の製造方法。
【請求項5】
前記層間絶縁膜を形成する工程の前に更に、
MOSトランジスタを形成する工程を有し、
前記層間絶縁膜を形成する工程において、
前記MOSトランジスタのソース領域及びドレイン領域の一方に接続された基板コンタクトプラグと、前記ソース領域及びドレイン領域の他方に接続されたビット線とを有する層間絶縁膜を、前記MOSトランジスタを覆うように形成し、
前記マスクパターンを形成する工程において、
前記基板コンタクトプラグの上方に前記開口が位置するように、前記マスクパターンを形成し、
前記容量コンタクトホールを形成する工程において、
前記基板コンタクトプラグを露出させるように前記容量コンタクトホールを形成する、請求項1〜4の何れか1項に記載の半導体装置の製造方法。
【請求項6】
前記基板コンタクトプラグは、不純物を含有する多結晶シリコンからなる、請求項5に記載の半導体装置の製造方法。
【請求項7】
前記キャパシタは、円筒状の下部電極と、前記下部電極の内壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、請求項1〜6の何れか1項に記載の半導体装置の製造方法。
【請求項8】
前記キャパシタは、円筒状の下部電極と、前記下部電極の内壁面及び外壁面上に順に設けられた容量絶縁膜及び上部電極とを有する、請求項1〜6の何れか1項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2012−69778(P2012−69778A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2010−213908(P2010−213908)
【出願日】平成22年9月24日(2010.9.24)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成22年9月24日(2010.9.24)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]