半導体デバイスのための電力グリッド構造体及びその製造方法
【課題】 半導体デバイスに電力を提供する電力グリッド構造体及びその製造方法を提供する。
【解決手段】 本発明の一実施形態は、誘電体層の内部に形成された第1の導電性材料のスタッドと、底部及び側壁を有する第2の導電性材料のビアであって、底部及び側壁は導電性ライナで覆われ、底部はスタッドの直接上に形成され、かつ、導電性ライナを通してビアと接触した状態にある、ビアと、ビアの側壁において導電性ライナを通してビアに接続する第3の導電性材料の1つ又は複数の導電性パスとを含むことができる半導体構造体を提供する。半導体構造体を製造する方法も提供される。
【解決手段】 本発明の一実施形態は、誘電体層の内部に形成された第1の導電性材料のスタッドと、底部及び側壁を有する第2の導電性材料のビアであって、底部及び側壁は導電性ライナで覆われ、底部はスタッドの直接上に形成され、かつ、導電性ライナを通してビアと接触した状態にある、ビアと、ビアの側壁において導電性ライナを通してビアに接続する第3の導電性材料の1つ又は複数の導電性パスとを含むことができる半導体構造体を提供する。半導体構造体を製造する方法も提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、半導体デバイス製造の分野に関し、具体的には、半導体デバイスに電力を提供する電力グリッド構造体及びその製造方法に関する。
【背景技術】
【0002】
例えばシリコン・ゲルマニウム(SiGe)ヘテロ接合バイポーラ・トランジスタ(HBT)及び/又は種々のタイプの電界効果トランジスタ(FET)などのトランジスタのような半導体デバイスの性能が向上し続けるにつれて、種々のタイプの半導体デバイスによる電力又は電流の供給に対する要求が増加し続けている。一般に、半導体チップ上に製造されるこれらの半導体デバイスが使用する電流は、1組の電気相互接続部を通して供給され、この電気相互接続部の組は、半導体チップの「電力グリッド(power grid)」のような役割を果たし、従って、以下にそのように呼ぶことができる。電力グリッドは、電力をチップ上の種々のアクティブな半導体デバイスに電力を分配し、通常、後工程(back end of the line、BEOL)技術として一般に知られるプロセスによって製造される。当技術分野において周知のように、電力グリッドは、M1レベル、M2レベル等を含む異なる導電性レベルにわたって広がることができ、通常、異なるレベルの導電性ワイヤ、パス、及び/又は経路と、異なるレベルを横断するビア及び/又はスタッドとを用いて、種々の半導体デバイスに電力又電流を供給することができる。
【0003】
図1及び図2は、半導体デバイスに電力を供給する、当技術分野において周知である電力グリッド構造体の例証的な図である。例えば、半導体構造体100は、単一の基板上に製造された1つ又は複数の半導体デバイスに電力を供給する、大規模電力グリッドの一部又は部分を表すことができる。例えば、半導体構造体100は、半導体基板101上に形成することができる半導体デバイス102の上にあり、これと接触した状態で形成される、例えばCAコンタクト・スタッドのような導電性スタッド112を含むことができる。図1に示されるように、半導体構造体100はまた、例えば、導電性スタッド112の上にあり、これと接触した状態のM1レベル・コンタクトのような導電性ワイヤ、パス、又は経路122を含むこともできる。導電性スタッド112は、例えば層間誘電体(ILD)層とすることができる誘電体層111の内部に及び/又はこれを貫通して形成することができる。当技術分野において周知のように、一般に、導電性ライナ121を導電性パス122のM1レベル・コンタクトとILD層111との間、及び、M1レベルの側壁に形成して、ILD層111への導電性パス122の金属要素の拡散により生じ得る潜在的な金属汚染を低減及び/又は排除し、かつ、ILD層111への導電性パス122の接着性を増大及び/又は強化することができる。さらに、導電性パス122の上に、例えば窒化シリコン層のような誘電体キャッピング層131を形成することができ、その上に他のILD(図示せず)を堆積させて、付加的な金属レベル・コンタクトを形成することができる。導電性ライナ121と同様に、誘電体キャッピング層131は、金属汚染を低減する及び/又は導電性パス122の分離を改善する機能を果たすこともできる。
【0004】
図2は、半導体デバイス102の通常の動作中に、電子が導電性スタッド112から導電性パス122に向かって流れることができることを例証的に示す。導電性スタッド112及び導電性パス122は、異なる導電率の材料で作製することができる。さらに、異なる電流レベル及び/又はその異なる断面積に起因して、導電性スタッド112及び導電性パス122における電流密度が異なることがある。結果として、導電性スタッド112及び導電性パス122の接合領域又は交差領域120において、エレクトロマイグレーションが発生することがあり、このエレクトロマイグレーションは、導電性スタッド112と導電性パス122の間にボイドを生じさせる又は生成することになり得る。エレクトロマイグレーションによって生成されるボイドのサイズは、半導体デバイス102の使用時間の経過と共に次第に増大し、最終的に、導電性スタッド112と導電性パス122との間の接合領域120において開路を生じさせることがある。言い換えれば、エレクトロマイグレーションは、電力供給のために構造体100のような従来の電力グリッドを用いる半導体デバイス102に関する信頼性の問題をもたらすことがある。このような信頼性の問題は、導電性パス122がM1レベル・コンタクトであるときに、特に重要になる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
電力又は電流を種々の半導体デバイスに供給するための電力グリッドとして信頼性をもって用いることができる半導体構造体を生成する又は既存の半導体構造体を改善するための必要性が、当技術分野において存在する。この半導体構造体は、エレクトロマイグレーションによって引き起こされる上記の問題を克服し、かつ、電力が供給される半導体デバイスの全体的な性能及び信頼性を改善することが可能である。
【課題を解決するための手段】
【0006】
本発明の1つの実施形態は、半導体構造体を提供する。この半導体構造体は、誘電体層の内部に形成された第1の導電性材料のスタッドと、底部及び側壁を有する第2の導電性材料のビアであって、底部及び側壁は導電性ライナで覆われ、底部はスタッドの直接上に形成され、かつ、導電性ライナを通してビアと接触した状態にある、ビアと、ビアの側壁における導電性ライナを通してビアに接続する第3の導電性材料の1つ又は複数の導電性パスとを含むことができる。
【0007】
本発明の1つの実施形態において、ビアの第2の導電性材料の導電率は、底部及び側壁においてビアを覆う導電性ライナの導電率よりも大きくすることができる。
【0008】
本発明の別の実施形態において、互いに対向する2つの側壁によって測定されるビアの横方向寸法は、ブレック長さ(Blech length)より短くすることができ、ブレック長さは、ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、ビアの第2の導電性材料の特性により少なくとも部分的に影響を受けることがある。
【0009】
本発明のさらに別の実施形態において、第2の導電性材料は銅(Cu)とすることができ、導電性パスの第3の導電性材料とは異なるものにすることができ、ここで、銅材料のブレック長さは、約10マイクロメートルとすることができる。
【0010】
本発明のさらに別の実施形態において、第1及び第2の導電性材料は、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金からなる群から選択することができ、第3の導電性材料は、アルミニウム(Al)、銅(Cu)、銀(Ag)、及び金(Au)からなる群から選択することができる。
【0011】
本発明のさらに別の実施形態において、導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製することができ、導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる。
【0012】
本発明のさらに別の実施形態において、スタッドは、誘電体層の下にある基板内に形成された半導体デバイスのコンタクト位置の直接上に形成することができる。一例として、半導体デバイスは、電界効果トランジスタ(FET)とすることができ、コンタクト位置はFETのゲート領域、ソース領域、又はドレイン領域とすることができる。別の例として、半導体デバイスは、ヘテロ接合バイポーラ・トランジスタ(HBT)とすることができ、コンタクト位置は、HBTのベース領域、エミッタ領域、又はコレクタ領域とすることができる。
【0013】
本発明は、添付の図面と併せて、本発明の以下の詳細な説明からより完全に理解され、認識されるであろう。
【図面の簡単な説明】
【0014】
【図1】半導体デバイスに電力を供給する従来の構造体を例証的に示す。
【図2】半導体デバイスに電力を供給する従来の構造体の例証的に示す。
【図3】本発明の1つの実施形態による電力グリッド構造体を例証的に示す。
【図4】本発明の1つの実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図5】本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図6】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図7】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図8】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図9】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図10】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図11】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図12】本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図13】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図14】本発明の別の実施形態による大規模電力グリッドの平面図を例証的に示す。
【図15】異なるビア・サイズについてのエッチング速度を示すサンプル実験テスト結果である。
【図16】異なるビア・サイズについてのエッチング速度を示すサンプル実験テスト結果である。
【発明を実施するための形態】
【0015】
説明を簡単かつ明確にするために、図面内の要素は、必ずしも縮尺通りに描かれていないことが認識されるであろう。例えば、明確にするために、要素の幾つかの寸法は、他の要素のものに対して誇張される場合がある。
【0016】
以下の詳細な説明において、本発明の種々の実施形態の完全な理解を与えるために、多くの特定の詳細が示される。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることを理解すべきである。
【0017】
本発明の本質及び/又は実施形態の提示を分かり難くしないために、以下の詳細な説明において、当技術分野において周知の幾つかの処理ステップ及び/又は動作は、提示及び/又は説明のために互いに組み合わせてもよく、場合によっては、詳細に説明されないこともある。他の例では、当技術分野において周知の幾つかの処理ステップ及び/又は動作は、全く説明されていないこともある。さらに、幾つかの周知のデバイス処理技術が詳細に説明されていないことがあり、場合によっては、本発明の本質及び/又は実施形態の記載を分かり難くしないために、参照のための他の公開された論文、特許、及び/又は公開された特許出願に言及する場合がある。以下の説明は、どちらかと言えば、本発明の種々の実施形態の顕著な特徴及び/又は要素に焦点を当てていることを理解すべきである。
【0018】
図3は、本発明の1つの実施形態による電力グリッド構造体を例証的に示す。例えば、電力グリッド構造体200又は構造体200は、誘電体層211内に形成又は生成された、CAコンタクトのような導電性スタッド212を含むことができる。導電性スタッド212は、半導体デバイス202の上に、これと接触した状態で形成することができ、電力又電流を半導体デバイス202に送る又は伝えるのに適したものにすることができる。図3に示されるように、誘電体層211で覆われている半導体基板201内に、半導体デバイス202を形成することができる。
【0019】
構造体200は、誘電体層232内に少なくとも部分的に形成され、かつ、導電性スタッド212の直接上に、これと接触した状態で形成された導電性ビア242を含むこともできる。導電性ビア242は、その底部及び側壁を覆う導電性ライナ241を含むことができる。構造体200は、1つ又は複数の導電性パス222を付加的に含むこともでき、この1つ又は複数の導電性パス222は、導電性ライナ241を通して導電性ビア242と接触した状態にある、例えばM1レベル・コンタクト又はワイヤとすることができる。導電性パス222は、導電性ライナ221を通って誘電体層211の上に形成することができ、かつ、上に誘電体層232を形成することができる誘電体キャッピング層231で覆われてもよい。
【0020】
ここで、構造体200は、図14に示されるような大規模電力グリッド300の一部又は部分とすることができ、1つの実施形態においては構造体200と同様のものとすることができ、かつ、共通の基板上に位置する1つ又は複数の半導体デバイスに電力を供給するために必要に応じて適切に相互接続することができる多数の半導体構造体を含むことができることを理解すべきである。言い換えれば、構造体200は、図14に示される大規模電力グリッド300の、以下適宜言及することができるような「ノード」又は「アイランド」として機能すること、及び、考えることが可能である。
【0021】
本発明の別の実施形態によると、導電性ビア242は、導電性ビア242のエレクトロマイグレーションのブレック長さより短い横方向寸法を有するように形成することができる。ここで、導電性ビア242の横方向寸法は、導電性パス222のものと概ね同じ横方向レベルで、導電性ビア242の2つの対向する側壁の間で測定されることを理解すべきである。導電性材料のブレック長さ、即ちLBlechは、一般に、式LBlech=(jL)th/jによって求められ、ここで、(jL)thは、当技術分野において周知のような導電性材料のブレック閾値であり、jは、ブレック長さが測定される方向に導電性材料を通って流れる電流密度である。例えば、導電性ビア242のブレック閾値(jL)thは、一般に、導電性ビア242を作製する材料の導電率に影響を受け、例えば、銅材料で作製された導電性ビアについては、ブレック閾値(jL)thは、典型的には、1マイクロメートル当たり約200ミリアンペア(mA/μm)である。電流密度は、一般に、例えば、1平方マイクロメートル当たりのミリアンペアの単位(mA/μm2)で測定することができる。従って、例えば、導電性ビア242を通って横方向に流れる20mA/μm2の電流密度については、ブレック長さは、典型的には、約10マイクロメートル(μm)であることを見出すことができる。
【0022】
導電性ビア242の材料は、導電性スタッド212の材料とは異なるものにすることができ、導電性パス222の材料とも異なるものにすることができる。結果として、導電性ビア242、導電性スタッド212、及び導電性パス222の導電率は異なるものであってもよい。例えば、本発明の1つの実施形態において、導電性ビア242の導電率は、導電性スタッド212の導電率より大きくすることができる。別の実施形態において、導電性ビア242の導電率は、導電性パス222のものと同じにすることができる。
【0023】
図4は、本発明の1つの実施形態による電力グリッド構造体の形成方法を例証的に示す。電力グリッドは、図3に示される電力グリッド構造体200に類似した1つ又は複数の構造体を含むことができる。例えば、図4に示されるように、本発明の1つの実施形態は、半導体基板201を準備することを含むことができ、半導体基板201の上に、例えば半導体デバイス202及び種々の他のデバイス(図示せず)のような1つ又は複数の半導体デバイスを形成し、かつ、電力グリッドを形成して種々のデバイスに対して電流を供給することができる。本発明の一実施形態は、基板201の上に層間誘電体層(ILD)211を堆積させることを含むことができ、その後、ILD層211の内部に又はその中にCAコンタクトのような導電性スタッド212を生成することができる。導電性スタッド212とILD層211の間の側壁に導電性金属ライナ213を含むように、導電性スタッド212を形成することができる。導電性ライナ213は、とりわけ、導電性スタッド212の金属要素によるILD層211の潜在的な金属汚染を防ぎ、かつ、導電性スタッド212のILD層211への接着性を増すように形成することができる。導電性スタッド212は、いずれかの好適な既存のBEOLプロセス及び/又はいずれかの将来開発される技術を適用することによって生成又は形成することができ、かつ、タングステン(W)、アルミニウム(Al)、銅(Cu)、又はそれらの合金のような材料で作製することができる。導電性ライナ213は、チタン(Ti)、タンタル(Ta)、窒化チタン(TiN)、窒化タンタル(TaN)、及びそれらの組み合わせ又は合金のような材料で作製することができる。導電性スタッド212は、電力を供給又は提供できる半導体デバイス202のコンタクト位置の上に、これと接触した状態で形成することができる。
【0024】
図5は、本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、導電性スタッド212の形成に続いて、本発明の1つの実施形態は、ILD層211の上に別のILD層214を形成すること又は堆積させることを含むことができ、図6を参照して以下でより詳細に説明されるように、導電性パス又は経路を形成することができる。ILD層214は、ILD層211及び導電性スタッド212の上に、これら両方を覆うように形成することができ、ILD層211のものと同じ誘電体材料とすることができ、好ましくは、形成されるコンタクト・レベル配線構造体のものに近い厚さを有することができるが、本発明の実施形態は、これらの点において限定されるものではない。ILD層214を形成する際に異なる誘電体材料及び/又は異なる厚さを用い得ることを理解すべきである。
【0025】
図6は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、ILD214内に1つ又は複数の導電性パス222を形成することを含むことができる。導電性パス222は、導電性スタッド212を通して、電力又は電流を半導体デバイス202に最終的に流すための、M1レベル・コンタクト又はM1レベル配線構造体とすることができる。導電性パス222は、ILD層214の内部に、好ましくは導電性スタッド212に隣接して、好ましくはこれと接触しないように作製することができる。
【0026】
本発明の一実施形態によると、導電性スタッド212の上に、ILD層214の一部を残すことができる。以下により詳細に説明されるように、ILD層214の一部の横方向サイズは、ILD層214の一部が位置する図3に示される導電性ビア242を形成する際に用いられる、例えば導電率のような導電性材料の種類と特性によって決定することができる。しかしながら、本発明の実施形態は、この点において限定されるものではないことを理解すべきである。例えば、本発明の別の実施形態は、導電性パス222を導電性スタッド212と接触した状態で及び/又はこれを覆うように形成することを含むことができ、導電性スタッド212の上の導電性パス部分が、後で除去される及び/又は導電性ビアと置き換えられるようにする。
【0027】
本発明の一実施形態は、いずれかの好適な既存のBEOLプロセス及び/又はいずれかの将来開発される技術を適用することによって、導電性パス222を形成又は生成することと、導電性パス222を形成する前に、ILD層211の上に導電性金属ライナ221を堆積させることとを含むことができる。導電性パス222に適した材料は、導電性スタッド212に用いられる材料と同じものであっても、又は異なるものであってもよい。例えば、導電性パス222は、導電性スタッド212のものより大きい導電率を有する材料で作製することができる。さらに、例えば、材料は、銅(Cu)、アルミニウム(Al)、銀(Ag)、金(Au)、又はそれらの合金を含むことができる。導電性ライナ221のために用いられる材料は、例えば、チタン、タンタル、ルテニウム、タングステン、窒化チタン、窒化タンタル、窒化ルテニウム、及び/又は窒化タングステン等を含むことができる。
【0028】
この時点で、導電性パス222と図1に示されるような従来の導電性パス122との間の比較を行うことができる。本発明の1つの実施形態は、導電性スタッド212の直接上にある誘電体材料214の部分を除去することなく、導電性パス222を形成することを認識すべきであり、図3に示されるような導電性ライナ241で覆われた導電性ビア242が、本発明の1つの実施形態によって形成され、図7−図10を参照して以下により詳細に説明される。
【0029】
図7は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、導電性パス222及びILD層214の上に誘電体キャッピング層231を堆積させ、次いで、誘電体キャッピング層231の上に別のILD層232を堆積させることを含むことができる。誘電体キャッピング層231の使用は、導電性パス222の材料によるILD層232への汚染を防止し、導電性パス222の全体的な分離を改善する助けになる。
【0030】
図8は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。ILD層232を形成した後、本発明の一実施形態は、ILD層232の内部にビア孔233を生成することを含むことができ、そこで、図7に示されるようなILD層214の残りの部分が、導電性パス222の間、及び、導電性スタッド212の上に存在する。例えばILD層232の上にレジスト層291を適用することと、例えばリソグラフィ・プロセスによりレジスト層291をパターン形成することと、下にある導電性スタッド212と整合し、かつ、導電性パス222の間にある残りのILD層214(図7)のものと少なくとも同じ大きさのサイズを有するビア・パターン292を形成することとを含むことができる、いずれかの適切なBEOLプロセスによって、ビア孔233を形成することができる。本発明の実施形態はまた、ビア・パターン292によりILD層232及びその下にあるILD層214をエッチングして、側壁236及び237を有するビア孔233を形成又は生成することを含むこともできる。導電性パス222の間のILD層214を除去して、導電性パス222の側壁及び導電性スタッド212の上面を露出させることができる。スタッド212より上の領域における導電性パス222の側壁237を、導電性ライナ221で覆うことができる。
【0031】
図8に示されるように、ビア孔233は、2つの別個の区域に細分することができる。主としてILD層232の内部に形成される上側区域は、主としてILD層214(図7)の残りの部分が以前存在していた場所に形成される下側区域の幅235と少なくとも同じ大きさの、殆どの場合はこれを上回る幅234を有することができる。上述のように、ビア孔233を生成又は形成するとき、上側区域の幅234は、ビア・パターン292のサイズによって決定することができ、下側区域の幅235は、導電性パス222の間に残っており、その大部分が導電性スタッド212の上に残っている、ILD層214(図7)のサイズによって決定することができる。本発明の別の実施形態は、ビア・パターン292を導電性パス222の間のILD層214のサイズより大きくし、それにより、導電性経路222の間の残りの誘電体材料が、少なくとも実質的に除去されるか又はエッチングにより除去されて、金属ライナ221を露出させることを確実にすることを含むことができる。エッチング・プロセスは、選択的なものとすることができ、従って、金属ライナ221をエッチングせず、従って、ビア孔233の下側区域のサイズが、2つの導電性パス222の間の距離によって決定される、及び/又は、限定されるようにしてもよい。さらに、本発明の別の実施形態は、ビア孔233を、導電性スタッド212の上面を露出させるのに十分に深くすることを含むことができる。
【0032】
図9は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、ILD層232の内部のビア孔233の内側側壁及び底部の上、及び、導電性パス222の間に、例えば金属ライナのような導電性ライナ241を堆積させることを含むことができる。導電性ライナ241の材料は、導電性パス222のものと比べて、低い導電率を持ち得ることが好ましいが、本発明の実施形態は、この点において限定されるものではない。例えば、導電性ライナ241の材料は、例えば、チタン、タンタル、ルテニウム、タングステン、窒化チタン、窒化タンタル、窒化ルテニウム、及び/又は窒化タングステンを含むことができるが、他の好適な材料を考えることもできる。導電性ライナ241は、バリアとして働くことができ、かつ、導電性材料がそこを通って拡散するのを防ぐことができる他のいずれかの導電性材料によって形成することもできる。
【0033】
図10は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、図9のビア孔233内に導電性材料を堆積させて、導電性ライナ241で覆われた側壁及び底部を有する導電性ビア242を形成することを含むことができ、それにより、図3に示されるのと同じ電力グリッド構造体200とすることができる電力グリッド構造体200が形成される。図9のビア孔233を充填する導電性材料は、例えば、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金を含むことができる。電力グリッド構造体200のA−A′における断面図を図11に示すことができる。
【0034】
図11は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。実際には、電力グリッド構造体200は、図10に示されるA−A′で示される電力グリッド構造体200の断面図とすることができる。例えば、誘電体層214の内部に、導電性ライナ241においてビア242と接触した状態で、1つ又は複数の導電性パス222を形成することができる。導電性ライナ241は、ビア242の側壁を覆うことができ、導電性パス222と誘電体層214の間に導電性ライナ221を形成することができる。
【0035】
図12は、本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、図12は、ビア孔251を形成又は生成する方法を示し、ビア孔251は、図9のビア孔233と同じビア孔であっても、又はこれとは異なるビア孔であってもよい。本発明のこの実施形態においては、ILD層232の他の領域内に他のビア孔を生成するプロセスと連携するように、エッチング・プロセス、特にビア孔251を生成するエッチング速度(下にある導電性スタッド212を露出される)を調整及び/又は設計することができ、ここで、他のビア孔は、導電性パス222で停止することができる。言い換えれば、例えばビア孔256などの、ILD層232の他の領域内に生成された他のビア孔は、253及び254の組み合わされた深さとは異なる、深さ258及び259の組み合わされた深さを有することができる。従って、ビア孔251の生成には、いずれの別個のエッチング・プロセス及び/又は付加的なエッチング・プロセスも必要としない。
【0036】
異なるビア・サイズについてのエッチング速度を示す、図15及び図16を簡単に参照する。図15に示されるように、誘電体材料内にビア孔をエッチングする際、一般に、深さ方向へのエッチング速度がビア孔の横方向寸法に影響を与えることは、当業者にはよく知られている。例えば、図15において、x座標は、エッチングにおけるビア孔のアスペクト比を示し、y座標は、ビア孔の幅によって正規化された後のエッチング時間を任意の単位で示す。図15は、ビア孔のアスペクト比が増大するに従って、即ち、ビア孔の横方向寸法が小さくなるに従って、ビア孔のエッチングに必要な時間も増大することを実証している。本発明の別の実施形態において、エッチング時間の増大は、ほとんどアスペクト比の二次多項式となることが分かっている。
【0037】
エッチング速度と、ビア孔の横方向寸法に対する深さの比の間のこの関係は、図16の平面図の垂直方向で示される異なる横方向サイズのビア孔の組の平面図と、同じエッチング・プロセスの際にビア孔の組501の異なるエッチング深さを示すSEM図602とを例証的に示す、図16においても観察することができる。一方向の寸法が異なるビア孔は、他の方向の寸法が同じであっても、同じエッチング・プロセスの際に異なる速度でエッチングされ得ることが、図16に示される実験結果から結論付けられる。例えば、同じエッチング・プロセスが、ビア孔に対して異なるエッチング深さをもたらし、より大きいサイズを有するビア孔が誘電体材料内により深くエッチングされるようにしてもよい。
【0038】
ここで、ビア孔251の生成と同じエッチング・プロセスの際にビア孔256を生成できることを示す図12を、再び参照する。例えば、一実施形態によると、本発明は、図15及び図16に示されるものと異なる横方向サイズのビア孔についてのエッチング速度の差に応じて、ビア孔256の横方向サイズ257とビア孔251の横方向サイズ252の間の相対的関係を選択及び/又は設計することを含むことができる。別の実施形態においては、ビア孔251がILD層232の厚さ全体253を通ってエッチングされるとき、ビア孔256に対して、ILD層232の部分258だけをエッチングすることができ、ビア孔251についての厚さ254のILD層214(図7)のエッチングの際、ビア孔256について、ILD層232の残りの部分259をエッチングすることができる。本発明の別の実施形態において、ビア孔251のエッチング速度を選択する際に、ビア孔251の横方向寸法255、及び、これがビア孔256のエッチングにどのような影響を与えるかを考慮に入れることもできる。
【0039】
本発明の実施形態は、上記の点で限定しなくてもよいことを理解すべきである。例えば、ビア孔251及び256のエッチングは、必ずしも同時に行なわなくてもよく、或いは、必ずしも同時に又は実質的に同時に底部までエッチングしなくてもよい。実際には、例えば、ビア孔256及び/又はビア孔251の底部を、エッチング・プロセスの選択性のために、一般にエッチングを施さない金属ライナ221で覆うことができる。言い換えれば、エッチング条件は、主として、誘電体材料のエッチングのために設計することができ、ビアのエッチング・プロセスの際、金属ライナ221は、エッチング停止層として機能することができる。従って、本発明の別の実施形態によると、エッチングがビア孔の底部に同時に達しなくても、ビア孔251及び256を別々の速度でエッチングすることができる。
【0040】
図13は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。(図12の)ビア孔251及び256の形成に続いて、ビア孔251及び256を導電性材料で充填して、ビア242及びビア262を形成することができる。ビア242及び262の形成は、例えば、好適な現在利用可能なBEOLプロセス、又はいずれかの将来開発される技術による導電性材料の堆積によるものにすることができる。ILD層232の上に残されることがあるいずれの過剰な導電性材料も、当技術分野において周知の化学機械研磨(CMP)プロセスを適用することによって除去することができる。
【0041】
図14は、本発明の別の実施形態による大規模電力グリッドの平面図を例証的に示す。例えば、電力グリッド300は、第1グループの多数の導電性パス301と、第2グループの多数の導電性パス302とを含むことができる。第1グループの導電性パス301は、第2グループの導電性パス302の1つ又は複数と、好ましくは垂直に交差することができる。しかしながら、本発明の実施形態は、この点について限定されるものではなく、2つのグループの導電性パスは、1つ又は複数の点において、垂直以外の角度で互いに交差することが可能である。さらに、例えば交差点311のような交差点の少なくとも1つは、電力グリッド300の「ノード」又は「アイランド」とすることができ、図3に示され、上記に詳細に説明される構造体を有することができる。ここで、図3に示される電力グリッド構造体200のような電力グリッド構造体の「ノード」又は「アイランド」は、交差点にのみ限定されるものではないことを理解すべきである。例えば、図3に示されるもののような電力グリッド構造体は、導電性パス301及び/又は302のいずれかに沿ったいずれの点でも用いることができ、さらに、半導体チップ構造体の異なるコンタクト・レベルで用いることができる。
【0042】
本発明の特定の特徴がここに示され、説明されたが、当業者であれば、多く修正、置換、変更、及び均等物が思い浮かぶであろう。従って、添付の特許請求の範囲は、本発明の精神内にあるものとして、そうした修正及び変更の全てに及ぶことが意図されているものと理解すべきである。
【符号の説明】
【0043】
100、200:半導体構造体
101、201:基板
102、202:半導体デバイス
111、211、214、232:層間誘電体層(ILD層)
112、212:導電性スタッド
121、213、221、241:導電性ライナ
122、222、301、302:導電性パス
131、231:誘電体キャッピング層
233、251、256:ビア孔
242:導電性ビア
291:レジスト層
292:ビア・パターン
300:電力グリッド
311:交差点
501:ビア孔の組
502:SEM図
【技術分野】
【0001】
本発明は、一般に、半導体デバイス製造の分野に関し、具体的には、半導体デバイスに電力を提供する電力グリッド構造体及びその製造方法に関する。
【背景技術】
【0002】
例えばシリコン・ゲルマニウム(SiGe)ヘテロ接合バイポーラ・トランジスタ(HBT)及び/又は種々のタイプの電界効果トランジスタ(FET)などのトランジスタのような半導体デバイスの性能が向上し続けるにつれて、種々のタイプの半導体デバイスによる電力又は電流の供給に対する要求が増加し続けている。一般に、半導体チップ上に製造されるこれらの半導体デバイスが使用する電流は、1組の電気相互接続部を通して供給され、この電気相互接続部の組は、半導体チップの「電力グリッド(power grid)」のような役割を果たし、従って、以下にそのように呼ぶことができる。電力グリッドは、電力をチップ上の種々のアクティブな半導体デバイスに電力を分配し、通常、後工程(back end of the line、BEOL)技術として一般に知られるプロセスによって製造される。当技術分野において周知のように、電力グリッドは、M1レベル、M2レベル等を含む異なる導電性レベルにわたって広がることができ、通常、異なるレベルの導電性ワイヤ、パス、及び/又は経路と、異なるレベルを横断するビア及び/又はスタッドとを用いて、種々の半導体デバイスに電力又電流を供給することができる。
【0003】
図1及び図2は、半導体デバイスに電力を供給する、当技術分野において周知である電力グリッド構造体の例証的な図である。例えば、半導体構造体100は、単一の基板上に製造された1つ又は複数の半導体デバイスに電力を供給する、大規模電力グリッドの一部又は部分を表すことができる。例えば、半導体構造体100は、半導体基板101上に形成することができる半導体デバイス102の上にあり、これと接触した状態で形成される、例えばCAコンタクト・スタッドのような導電性スタッド112を含むことができる。図1に示されるように、半導体構造体100はまた、例えば、導電性スタッド112の上にあり、これと接触した状態のM1レベル・コンタクトのような導電性ワイヤ、パス、又は経路122を含むこともできる。導電性スタッド112は、例えば層間誘電体(ILD)層とすることができる誘電体層111の内部に及び/又はこれを貫通して形成することができる。当技術分野において周知のように、一般に、導電性ライナ121を導電性パス122のM1レベル・コンタクトとILD層111との間、及び、M1レベルの側壁に形成して、ILD層111への導電性パス122の金属要素の拡散により生じ得る潜在的な金属汚染を低減及び/又は排除し、かつ、ILD層111への導電性パス122の接着性を増大及び/又は強化することができる。さらに、導電性パス122の上に、例えば窒化シリコン層のような誘電体キャッピング層131を形成することができ、その上に他のILD(図示せず)を堆積させて、付加的な金属レベル・コンタクトを形成することができる。導電性ライナ121と同様に、誘電体キャッピング層131は、金属汚染を低減する及び/又は導電性パス122の分離を改善する機能を果たすこともできる。
【0004】
図2は、半導体デバイス102の通常の動作中に、電子が導電性スタッド112から導電性パス122に向かって流れることができることを例証的に示す。導電性スタッド112及び導電性パス122は、異なる導電率の材料で作製することができる。さらに、異なる電流レベル及び/又はその異なる断面積に起因して、導電性スタッド112及び導電性パス122における電流密度が異なることがある。結果として、導電性スタッド112及び導電性パス122の接合領域又は交差領域120において、エレクトロマイグレーションが発生することがあり、このエレクトロマイグレーションは、導電性スタッド112と導電性パス122の間にボイドを生じさせる又は生成することになり得る。エレクトロマイグレーションによって生成されるボイドのサイズは、半導体デバイス102の使用時間の経過と共に次第に増大し、最終的に、導電性スタッド112と導電性パス122との間の接合領域120において開路を生じさせることがある。言い換えれば、エレクトロマイグレーションは、電力供給のために構造体100のような従来の電力グリッドを用いる半導体デバイス102に関する信頼性の問題をもたらすことがある。このような信頼性の問題は、導電性パス122がM1レベル・コンタクトであるときに、特に重要になる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
電力又は電流を種々の半導体デバイスに供給するための電力グリッドとして信頼性をもって用いることができる半導体構造体を生成する又は既存の半導体構造体を改善するための必要性が、当技術分野において存在する。この半導体構造体は、エレクトロマイグレーションによって引き起こされる上記の問題を克服し、かつ、電力が供給される半導体デバイスの全体的な性能及び信頼性を改善することが可能である。
【課題を解決するための手段】
【0006】
本発明の1つの実施形態は、半導体構造体を提供する。この半導体構造体は、誘電体層の内部に形成された第1の導電性材料のスタッドと、底部及び側壁を有する第2の導電性材料のビアであって、底部及び側壁は導電性ライナで覆われ、底部はスタッドの直接上に形成され、かつ、導電性ライナを通してビアと接触した状態にある、ビアと、ビアの側壁における導電性ライナを通してビアに接続する第3の導電性材料の1つ又は複数の導電性パスとを含むことができる。
【0007】
本発明の1つの実施形態において、ビアの第2の導電性材料の導電率は、底部及び側壁においてビアを覆う導電性ライナの導電率よりも大きくすることができる。
【0008】
本発明の別の実施形態において、互いに対向する2つの側壁によって測定されるビアの横方向寸法は、ブレック長さ(Blech length)より短くすることができ、ブレック長さは、ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、ビアの第2の導電性材料の特性により少なくとも部分的に影響を受けることがある。
【0009】
本発明のさらに別の実施形態において、第2の導電性材料は銅(Cu)とすることができ、導電性パスの第3の導電性材料とは異なるものにすることができ、ここで、銅材料のブレック長さは、約10マイクロメートルとすることができる。
【0010】
本発明のさらに別の実施形態において、第1及び第2の導電性材料は、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金からなる群から選択することができ、第3の導電性材料は、アルミニウム(Al)、銅(Cu)、銀(Ag)、及び金(Au)からなる群から選択することができる。
【0011】
本発明のさらに別の実施形態において、導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製することができ、導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる。
【0012】
本発明のさらに別の実施形態において、スタッドは、誘電体層の下にある基板内に形成された半導体デバイスのコンタクト位置の直接上に形成することができる。一例として、半導体デバイスは、電界効果トランジスタ(FET)とすることができ、コンタクト位置はFETのゲート領域、ソース領域、又はドレイン領域とすることができる。別の例として、半導体デバイスは、ヘテロ接合バイポーラ・トランジスタ(HBT)とすることができ、コンタクト位置は、HBTのベース領域、エミッタ領域、又はコレクタ領域とすることができる。
【0013】
本発明は、添付の図面と併せて、本発明の以下の詳細な説明からより完全に理解され、認識されるであろう。
【図面の簡単な説明】
【0014】
【図1】半導体デバイスに電力を供給する従来の構造体を例証的に示す。
【図2】半導体デバイスに電力を供給する従来の構造体の例証的に示す。
【図3】本発明の1つの実施形態による電力グリッド構造体を例証的に示す。
【図4】本発明の1つの実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図5】本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図6】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図7】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図8】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図9】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図10】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図11】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図12】本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図13】本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。
【図14】本発明の別の実施形態による大規模電力グリッドの平面図を例証的に示す。
【図15】異なるビア・サイズについてのエッチング速度を示すサンプル実験テスト結果である。
【図16】異なるビア・サイズについてのエッチング速度を示すサンプル実験テスト結果である。
【発明を実施するための形態】
【0015】
説明を簡単かつ明確にするために、図面内の要素は、必ずしも縮尺通りに描かれていないことが認識されるであろう。例えば、明確にするために、要素の幾つかの寸法は、他の要素のものに対して誇張される場合がある。
【0016】
以下の詳細な説明において、本発明の種々の実施形態の完全な理解を与えるために、多くの特定の詳細が示される。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることを理解すべきである。
【0017】
本発明の本質及び/又は実施形態の提示を分かり難くしないために、以下の詳細な説明において、当技術分野において周知の幾つかの処理ステップ及び/又は動作は、提示及び/又は説明のために互いに組み合わせてもよく、場合によっては、詳細に説明されないこともある。他の例では、当技術分野において周知の幾つかの処理ステップ及び/又は動作は、全く説明されていないこともある。さらに、幾つかの周知のデバイス処理技術が詳細に説明されていないことがあり、場合によっては、本発明の本質及び/又は実施形態の記載を分かり難くしないために、参照のための他の公開された論文、特許、及び/又は公開された特許出願に言及する場合がある。以下の説明は、どちらかと言えば、本発明の種々の実施形態の顕著な特徴及び/又は要素に焦点を当てていることを理解すべきである。
【0018】
図3は、本発明の1つの実施形態による電力グリッド構造体を例証的に示す。例えば、電力グリッド構造体200又は構造体200は、誘電体層211内に形成又は生成された、CAコンタクトのような導電性スタッド212を含むことができる。導電性スタッド212は、半導体デバイス202の上に、これと接触した状態で形成することができ、電力又電流を半導体デバイス202に送る又は伝えるのに適したものにすることができる。図3に示されるように、誘電体層211で覆われている半導体基板201内に、半導体デバイス202を形成することができる。
【0019】
構造体200は、誘電体層232内に少なくとも部分的に形成され、かつ、導電性スタッド212の直接上に、これと接触した状態で形成された導電性ビア242を含むこともできる。導電性ビア242は、その底部及び側壁を覆う導電性ライナ241を含むことができる。構造体200は、1つ又は複数の導電性パス222を付加的に含むこともでき、この1つ又は複数の導電性パス222は、導電性ライナ241を通して導電性ビア242と接触した状態にある、例えばM1レベル・コンタクト又はワイヤとすることができる。導電性パス222は、導電性ライナ221を通って誘電体層211の上に形成することができ、かつ、上に誘電体層232を形成することができる誘電体キャッピング層231で覆われてもよい。
【0020】
ここで、構造体200は、図14に示されるような大規模電力グリッド300の一部又は部分とすることができ、1つの実施形態においては構造体200と同様のものとすることができ、かつ、共通の基板上に位置する1つ又は複数の半導体デバイスに電力を供給するために必要に応じて適切に相互接続することができる多数の半導体構造体を含むことができることを理解すべきである。言い換えれば、構造体200は、図14に示される大規模電力グリッド300の、以下適宜言及することができるような「ノード」又は「アイランド」として機能すること、及び、考えることが可能である。
【0021】
本発明の別の実施形態によると、導電性ビア242は、導電性ビア242のエレクトロマイグレーションのブレック長さより短い横方向寸法を有するように形成することができる。ここで、導電性ビア242の横方向寸法は、導電性パス222のものと概ね同じ横方向レベルで、導電性ビア242の2つの対向する側壁の間で測定されることを理解すべきである。導電性材料のブレック長さ、即ちLBlechは、一般に、式LBlech=(jL)th/jによって求められ、ここで、(jL)thは、当技術分野において周知のような導電性材料のブレック閾値であり、jは、ブレック長さが測定される方向に導電性材料を通って流れる電流密度である。例えば、導電性ビア242のブレック閾値(jL)thは、一般に、導電性ビア242を作製する材料の導電率に影響を受け、例えば、銅材料で作製された導電性ビアについては、ブレック閾値(jL)thは、典型的には、1マイクロメートル当たり約200ミリアンペア(mA/μm)である。電流密度は、一般に、例えば、1平方マイクロメートル当たりのミリアンペアの単位(mA/μm2)で測定することができる。従って、例えば、導電性ビア242を通って横方向に流れる20mA/μm2の電流密度については、ブレック長さは、典型的には、約10マイクロメートル(μm)であることを見出すことができる。
【0022】
導電性ビア242の材料は、導電性スタッド212の材料とは異なるものにすることができ、導電性パス222の材料とも異なるものにすることができる。結果として、導電性ビア242、導電性スタッド212、及び導電性パス222の導電率は異なるものであってもよい。例えば、本発明の1つの実施形態において、導電性ビア242の導電率は、導電性スタッド212の導電率より大きくすることができる。別の実施形態において、導電性ビア242の導電率は、導電性パス222のものと同じにすることができる。
【0023】
図4は、本発明の1つの実施形態による電力グリッド構造体の形成方法を例証的に示す。電力グリッドは、図3に示される電力グリッド構造体200に類似した1つ又は複数の構造体を含むことができる。例えば、図4に示されるように、本発明の1つの実施形態は、半導体基板201を準備することを含むことができ、半導体基板201の上に、例えば半導体デバイス202及び種々の他のデバイス(図示せず)のような1つ又は複数の半導体デバイスを形成し、かつ、電力グリッドを形成して種々のデバイスに対して電流を供給することができる。本発明の一実施形態は、基板201の上に層間誘電体層(ILD)211を堆積させることを含むことができ、その後、ILD層211の内部に又はその中にCAコンタクトのような導電性スタッド212を生成することができる。導電性スタッド212とILD層211の間の側壁に導電性金属ライナ213を含むように、導電性スタッド212を形成することができる。導電性ライナ213は、とりわけ、導電性スタッド212の金属要素によるILD層211の潜在的な金属汚染を防ぎ、かつ、導電性スタッド212のILD層211への接着性を増すように形成することができる。導電性スタッド212は、いずれかの好適な既存のBEOLプロセス及び/又はいずれかの将来開発される技術を適用することによって生成又は形成することができ、かつ、タングステン(W)、アルミニウム(Al)、銅(Cu)、又はそれらの合金のような材料で作製することができる。導電性ライナ213は、チタン(Ti)、タンタル(Ta)、窒化チタン(TiN)、窒化タンタル(TaN)、及びそれらの組み合わせ又は合金のような材料で作製することができる。導電性スタッド212は、電力を供給又は提供できる半導体デバイス202のコンタクト位置の上に、これと接触した状態で形成することができる。
【0024】
図5は、本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、導電性スタッド212の形成に続いて、本発明の1つの実施形態は、ILD層211の上に別のILD層214を形成すること又は堆積させることを含むことができ、図6を参照して以下でより詳細に説明されるように、導電性パス又は経路を形成することができる。ILD層214は、ILD層211及び導電性スタッド212の上に、これら両方を覆うように形成することができ、ILD層211のものと同じ誘電体材料とすることができ、好ましくは、形成されるコンタクト・レベル配線構造体のものに近い厚さを有することができるが、本発明の実施形態は、これらの点において限定されるものではない。ILD層214を形成する際に異なる誘電体材料及び/又は異なる厚さを用い得ることを理解すべきである。
【0025】
図6は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、ILD214内に1つ又は複数の導電性パス222を形成することを含むことができる。導電性パス222は、導電性スタッド212を通して、電力又は電流を半導体デバイス202に最終的に流すための、M1レベル・コンタクト又はM1レベル配線構造体とすることができる。導電性パス222は、ILD層214の内部に、好ましくは導電性スタッド212に隣接して、好ましくはこれと接触しないように作製することができる。
【0026】
本発明の一実施形態によると、導電性スタッド212の上に、ILD層214の一部を残すことができる。以下により詳細に説明されるように、ILD層214の一部の横方向サイズは、ILD層214の一部が位置する図3に示される導電性ビア242を形成する際に用いられる、例えば導電率のような導電性材料の種類と特性によって決定することができる。しかしながら、本発明の実施形態は、この点において限定されるものではないことを理解すべきである。例えば、本発明の別の実施形態は、導電性パス222を導電性スタッド212と接触した状態で及び/又はこれを覆うように形成することを含むことができ、導電性スタッド212の上の導電性パス部分が、後で除去される及び/又は導電性ビアと置き換えられるようにする。
【0027】
本発明の一実施形態は、いずれかの好適な既存のBEOLプロセス及び/又はいずれかの将来開発される技術を適用することによって、導電性パス222を形成又は生成することと、導電性パス222を形成する前に、ILD層211の上に導電性金属ライナ221を堆積させることとを含むことができる。導電性パス222に適した材料は、導電性スタッド212に用いられる材料と同じものであっても、又は異なるものであってもよい。例えば、導電性パス222は、導電性スタッド212のものより大きい導電率を有する材料で作製することができる。さらに、例えば、材料は、銅(Cu)、アルミニウム(Al)、銀(Ag)、金(Au)、又はそれらの合金を含むことができる。導電性ライナ221のために用いられる材料は、例えば、チタン、タンタル、ルテニウム、タングステン、窒化チタン、窒化タンタル、窒化ルテニウム、及び/又は窒化タングステン等を含むことができる。
【0028】
この時点で、導電性パス222と図1に示されるような従来の導電性パス122との間の比較を行うことができる。本発明の1つの実施形態は、導電性スタッド212の直接上にある誘電体材料214の部分を除去することなく、導電性パス222を形成することを認識すべきであり、図3に示されるような導電性ライナ241で覆われた導電性ビア242が、本発明の1つの実施形態によって形成され、図7−図10を参照して以下により詳細に説明される。
【0029】
図7は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、導電性パス222及びILD層214の上に誘電体キャッピング層231を堆積させ、次いで、誘電体キャッピング層231の上に別のILD層232を堆積させることを含むことができる。誘電体キャッピング層231の使用は、導電性パス222の材料によるILD層232への汚染を防止し、導電性パス222の全体的な分離を改善する助けになる。
【0030】
図8は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。ILD層232を形成した後、本発明の一実施形態は、ILD層232の内部にビア孔233を生成することを含むことができ、そこで、図7に示されるようなILD層214の残りの部分が、導電性パス222の間、及び、導電性スタッド212の上に存在する。例えばILD層232の上にレジスト層291を適用することと、例えばリソグラフィ・プロセスによりレジスト層291をパターン形成することと、下にある導電性スタッド212と整合し、かつ、導電性パス222の間にある残りのILD層214(図7)のものと少なくとも同じ大きさのサイズを有するビア・パターン292を形成することとを含むことができる、いずれかの適切なBEOLプロセスによって、ビア孔233を形成することができる。本発明の実施形態はまた、ビア・パターン292によりILD層232及びその下にあるILD層214をエッチングして、側壁236及び237を有するビア孔233を形成又は生成することを含むこともできる。導電性パス222の間のILD層214を除去して、導電性パス222の側壁及び導電性スタッド212の上面を露出させることができる。スタッド212より上の領域における導電性パス222の側壁237を、導電性ライナ221で覆うことができる。
【0031】
図8に示されるように、ビア孔233は、2つの別個の区域に細分することができる。主としてILD層232の内部に形成される上側区域は、主としてILD層214(図7)の残りの部分が以前存在していた場所に形成される下側区域の幅235と少なくとも同じ大きさの、殆どの場合はこれを上回る幅234を有することができる。上述のように、ビア孔233を生成又は形成するとき、上側区域の幅234は、ビア・パターン292のサイズによって決定することができ、下側区域の幅235は、導電性パス222の間に残っており、その大部分が導電性スタッド212の上に残っている、ILD層214(図7)のサイズによって決定することができる。本発明の別の実施形態は、ビア・パターン292を導電性パス222の間のILD層214のサイズより大きくし、それにより、導電性経路222の間の残りの誘電体材料が、少なくとも実質的に除去されるか又はエッチングにより除去されて、金属ライナ221を露出させることを確実にすることを含むことができる。エッチング・プロセスは、選択的なものとすることができ、従って、金属ライナ221をエッチングせず、従って、ビア孔233の下側区域のサイズが、2つの導電性パス222の間の距離によって決定される、及び/又は、限定されるようにしてもよい。さらに、本発明の別の実施形態は、ビア孔233を、導電性スタッド212の上面を露出させるのに十分に深くすることを含むことができる。
【0032】
図9は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、ILD層232の内部のビア孔233の内側側壁及び底部の上、及び、導電性パス222の間に、例えば金属ライナのような導電性ライナ241を堆積させることを含むことができる。導電性ライナ241の材料は、導電性パス222のものと比べて、低い導電率を持ち得ることが好ましいが、本発明の実施形態は、この点において限定されるものではない。例えば、導電性ライナ241の材料は、例えば、チタン、タンタル、ルテニウム、タングステン、窒化チタン、窒化タンタル、窒化ルテニウム、及び/又は窒化タングステンを含むことができるが、他の好適な材料を考えることもできる。導電性ライナ241は、バリアとして働くことができ、かつ、導電性材料がそこを通って拡散するのを防ぐことができる他のいずれかの導電性材料によって形成することもできる。
【0033】
図10は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、本発明の1つの実施形態は、図9のビア孔233内に導電性材料を堆積させて、導電性ライナ241で覆われた側壁及び底部を有する導電性ビア242を形成することを含むことができ、それにより、図3に示されるのと同じ電力グリッド構造体200とすることができる電力グリッド構造体200が形成される。図9のビア孔233を充填する導電性材料は、例えば、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金を含むことができる。電力グリッド構造体200のA−A′における断面図を図11に示すことができる。
【0034】
図11は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。実際には、電力グリッド構造体200は、図10に示されるA−A′で示される電力グリッド構造体200の断面図とすることができる。例えば、誘電体層214の内部に、導電性ライナ241においてビア242と接触した状態で、1つ又は複数の導電性パス222を形成することができる。導電性ライナ241は、ビア242の側壁を覆うことができ、導電性パス222と誘電体層214の間に導電性ライナ221を形成することができる。
【0035】
図12は、本発明の別の実施形態による電力グリッド構造体の形成方法を例証的に示す。例えば、図12は、ビア孔251を形成又は生成する方法を示し、ビア孔251は、図9のビア孔233と同じビア孔であっても、又はこれとは異なるビア孔であってもよい。本発明のこの実施形態においては、ILD層232の他の領域内に他のビア孔を生成するプロセスと連携するように、エッチング・プロセス、特にビア孔251を生成するエッチング速度(下にある導電性スタッド212を露出される)を調整及び/又は設計することができ、ここで、他のビア孔は、導電性パス222で停止することができる。言い換えれば、例えばビア孔256などの、ILD層232の他の領域内に生成された他のビア孔は、253及び254の組み合わされた深さとは異なる、深さ258及び259の組み合わされた深さを有することができる。従って、ビア孔251の生成には、いずれの別個のエッチング・プロセス及び/又は付加的なエッチング・プロセスも必要としない。
【0036】
異なるビア・サイズについてのエッチング速度を示す、図15及び図16を簡単に参照する。図15に示されるように、誘電体材料内にビア孔をエッチングする際、一般に、深さ方向へのエッチング速度がビア孔の横方向寸法に影響を与えることは、当業者にはよく知られている。例えば、図15において、x座標は、エッチングにおけるビア孔のアスペクト比を示し、y座標は、ビア孔の幅によって正規化された後のエッチング時間を任意の単位で示す。図15は、ビア孔のアスペクト比が増大するに従って、即ち、ビア孔の横方向寸法が小さくなるに従って、ビア孔のエッチングに必要な時間も増大することを実証している。本発明の別の実施形態において、エッチング時間の増大は、ほとんどアスペクト比の二次多項式となることが分かっている。
【0037】
エッチング速度と、ビア孔の横方向寸法に対する深さの比の間のこの関係は、図16の平面図の垂直方向で示される異なる横方向サイズのビア孔の組の平面図と、同じエッチング・プロセスの際にビア孔の組501の異なるエッチング深さを示すSEM図602とを例証的に示す、図16においても観察することができる。一方向の寸法が異なるビア孔は、他の方向の寸法が同じであっても、同じエッチング・プロセスの際に異なる速度でエッチングされ得ることが、図16に示される実験結果から結論付けられる。例えば、同じエッチング・プロセスが、ビア孔に対して異なるエッチング深さをもたらし、より大きいサイズを有するビア孔が誘電体材料内により深くエッチングされるようにしてもよい。
【0038】
ここで、ビア孔251の生成と同じエッチング・プロセスの際にビア孔256を生成できることを示す図12を、再び参照する。例えば、一実施形態によると、本発明は、図15及び図16に示されるものと異なる横方向サイズのビア孔についてのエッチング速度の差に応じて、ビア孔256の横方向サイズ257とビア孔251の横方向サイズ252の間の相対的関係を選択及び/又は設計することを含むことができる。別の実施形態においては、ビア孔251がILD層232の厚さ全体253を通ってエッチングされるとき、ビア孔256に対して、ILD層232の部分258だけをエッチングすることができ、ビア孔251についての厚さ254のILD層214(図7)のエッチングの際、ビア孔256について、ILD層232の残りの部分259をエッチングすることができる。本発明の別の実施形態において、ビア孔251のエッチング速度を選択する際に、ビア孔251の横方向寸法255、及び、これがビア孔256のエッチングにどのような影響を与えるかを考慮に入れることもできる。
【0039】
本発明の実施形態は、上記の点で限定しなくてもよいことを理解すべきである。例えば、ビア孔251及び256のエッチングは、必ずしも同時に行なわなくてもよく、或いは、必ずしも同時に又は実質的に同時に底部までエッチングしなくてもよい。実際には、例えば、ビア孔256及び/又はビア孔251の底部を、エッチング・プロセスの選択性のために、一般にエッチングを施さない金属ライナ221で覆うことができる。言い換えれば、エッチング条件は、主として、誘電体材料のエッチングのために設計することができ、ビアのエッチング・プロセスの際、金属ライナ221は、エッチング停止層として機能することができる。従って、本発明の別の実施形態によると、エッチングがビア孔の底部に同時に達しなくても、ビア孔251及び256を別々の速度でエッチングすることができる。
【0040】
図13は、本発明のさらに別の実施形態による電力グリッド構造体の形成方法を例証的に示す。(図12の)ビア孔251及び256の形成に続いて、ビア孔251及び256を導電性材料で充填して、ビア242及びビア262を形成することができる。ビア242及び262の形成は、例えば、好適な現在利用可能なBEOLプロセス、又はいずれかの将来開発される技術による導電性材料の堆積によるものにすることができる。ILD層232の上に残されることがあるいずれの過剰な導電性材料も、当技術分野において周知の化学機械研磨(CMP)プロセスを適用することによって除去することができる。
【0041】
図14は、本発明の別の実施形態による大規模電力グリッドの平面図を例証的に示す。例えば、電力グリッド300は、第1グループの多数の導電性パス301と、第2グループの多数の導電性パス302とを含むことができる。第1グループの導電性パス301は、第2グループの導電性パス302の1つ又は複数と、好ましくは垂直に交差することができる。しかしながら、本発明の実施形態は、この点について限定されるものではなく、2つのグループの導電性パスは、1つ又は複数の点において、垂直以外の角度で互いに交差することが可能である。さらに、例えば交差点311のような交差点の少なくとも1つは、電力グリッド300の「ノード」又は「アイランド」とすることができ、図3に示され、上記に詳細に説明される構造体を有することができる。ここで、図3に示される電力グリッド構造体200のような電力グリッド構造体の「ノード」又は「アイランド」は、交差点にのみ限定されるものではないことを理解すべきである。例えば、図3に示されるもののような電力グリッド構造体は、導電性パス301及び/又は302のいずれかに沿ったいずれの点でも用いることができ、さらに、半導体チップ構造体の異なるコンタクト・レベルで用いることができる。
【0042】
本発明の特定の特徴がここに示され、説明されたが、当業者であれば、多く修正、置換、変更、及び均等物が思い浮かぶであろう。従って、添付の特許請求の範囲は、本発明の精神内にあるものとして、そうした修正及び変更の全てに及ぶことが意図されているものと理解すべきである。
【符号の説明】
【0043】
100、200:半導体構造体
101、201:基板
102、202:半導体デバイス
111、211、214、232:層間誘電体層(ILD層)
112、212:導電性スタッド
121、213、221、241:導電性ライナ
122、222、301、302:導電性パス
131、231:誘電体キャッピング層
233、251、256:ビア孔
242:導電性ビア
291:レジスト層
292:ビア・パターン
300:電力グリッド
311:交差点
501:ビア孔の組
502:SEM図
【特許請求の範囲】
【請求項1】
誘電体層の内部に形成された第1の導電性材料のスタッドと、
底部及び側壁を有する第2の導電性材料のビアであって、前記底部及び前記側壁は導電性ライナで覆われ、前記底部は、前記スタッドの直接上に形成され、かつ、前記導電性ライナを通して前記ビアと接触した状態にあるビアと、
前記ビアの前記側壁における前記導電性ライナを通して前記ビアに接続する第3の導電性材料の1つ又は複数の導電性パスと、
を備える半導体構造体。
【請求項2】
前記ビアの前記第2の導電性材料の導電率は、前記底部及び前記側壁において前記ビアを覆う前記導電性ライナの導電率より大きい、請求項1に記載の半導体構造体。
【請求項3】
互いに対向する2つの前記側壁によって測定された前記ビアの横方向寸法は、ブレック長さより短く、前記ブレック長さは、前記ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、前記ビアの前記第2の導電性材料の特性に少なくとも部分的に影響を受ける、請求項2に記載の半導体構造体。
【請求項4】
前記第2の導電性材料は銅(Cu)であり、前記銅材料の前記ビアの内部の前記ブレック長さは、10マイクロメートルである、請求項3に記載の半導体構造体。
【請求項5】
前記第1の導電性材料及び前記第2の導電性材料は、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金からなる群から選択され、前記第3の導電性材料は、アルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、及びそれらの合金からなる群から選択される、請求項3に記載の半導体構造体。
【請求項6】
前記導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製され、前記導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる、請求項1に記載の半導体構造体。
【請求項7】
前記スタッドは、前記誘電体層の下にある基板内に形成された半導体デバイスのコンタクト位置の直接上に形成され、前記半導体デバイスは、電界効果トランジスタであり、前記コンタクト位置は前記電界効果トランジスタのゲート領域、ソース領域、又はドレイン領域である、電界効果トランジスタであるか、或いは、ヘテロ接合バイポーラ・トランジスタであり、前記コンタクト位置は前記ヘテロ接合バイポーラ・トランジスタのベース領域、エミッタ領域、又はコレクタ領域である、請求項1に記載の半導体構造体。
【請求項8】
複数の半導体デバイスの上に形成された誘電体層と、
前記誘電体層の内部に形成され、かつ、前記複数の半導体デバイスの上に位置する複数の導電性スタッドと、
前記複数の導電性スタッドの1つの上に形成され、底部及び側壁が導電性ライナで覆われている少なくとも1つのビアと、
前記導電性ライナを通して前記ビアに接続する1つ又は複数の導電性パスと、
を備える電力グリッド。
【請求項9】
前記複数の導電性スタッドは、第1の導電率を有する第1の導電性材料から形成され、前記ビアは、第2の導電率を有する第2の導電性材料から形成され、前記1つ又は複数の導電性パスは、第3の導電率を有する第3の導電性材料から形成され、前記第2の導電率は、前記ビアの前記底部及び前記側壁を覆う前記導電性ライナの導電率より大きい、請求項8に記載の電力グリッド。
【請求項10】
互いに対向する2つの前記側壁によって測定された前記ビアの横方向寸法は、ブレック長さより短く、前記ブレック長さは、前記ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、前記ビアの前記第2の導電性材料の特性に少なくとも部分的に影響を受ける、請求項9に記載の電力グリッド。
【請求項11】
第1の誘電体層の内部に導電性スタッドを形成するステップと、
前記第1の誘電体層の上にある第2の誘電体層の内部に1つ又は複数の導電性パスを形成するステップであって、前記1つ又は複数の導電性パスは、前記導電性スタッドの上面の上に残っている前記第2の誘電体層の領域に実質的に近接している、ステップと、
前記導電性スタッドの前記上面の上にビア孔を形成し、前記導電性スタッドの前記上面を露出させるステップであって、前記ビア孔は、前記1つ又は複数の導電性パスの側壁の少なくとも一部を露出させる、ステップと、
前記ビア孔の底部及び側壁において導電性ライナを堆積させるステップと、
前記ビア孔内に導電性材料を堆積してビアを形成するステップであって、前記ビアは前記導電性ライナを介して前記1つ又は複数の導電性パスと接触した状態にある、ステップと、
を含む方法。
【請求項12】
前記導電性スタッドを形成するステップは、前記第1の誘電体層の下にある半導体基板内に生成された半導体デバイスのコンタクト位置の上に、これと接触した状態で前記導電性スタッドを形成するステップを含む、請求項11に記載の方法。
【請求項13】
前記ビア孔内に前記導電性材料を堆積させるステップは、前記導電性ライナの導電率より小さい導電率を有する前記導電性材料を選択するステップと、前記ビア孔内に前記選択された導電性材料を堆積させるステップとを含む、請求項11に記載の方法。
【請求項14】
前記1つ又は複数の導電性パス及び前記第2の誘電体層の上に第3の誘電体層を堆積させるステップをさらに含み、前記ビア孔を形成するステップは、前記第3の誘電体層及び前記第2の誘電体層内に前記ビア孔を形成するステップをさらに含む、請求項11に記載の方法。
【請求項15】
前記ビア孔を形成するステップは、前記第3の誘電体層内に前記ビア孔の部分を形成するステップをさらに含み、前記第3の誘電体層内の前記ビア孔の前記部分は、前記導電性スタッドの前記上面の上に残っている前記第2の誘電体層の前記部分と少なくとも同じくらい大きく、かつ、これと実質的に重なり、前記導電性スタッドの前記上面の上に残っている前記第2の誘電体層の前記部分は、前記ビア孔を形成する際に実質的に除去される、請求項14に記載の方法。
【請求項16】
前記導電性スタッドの前記上面の上の前記領域は、前記導電性材料で作製された前記ビアのブレック長さより短い横方向寸法を有する、請求項11に記載の方法。
【請求項17】
前記ビアは銅(Cu)で作製され、10マイクロメートルのブレック長さを有する、請求項11に記載の方法。
【請求項18】
前記導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製され、前記導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる、請求項11に記載の方法。
【請求項1】
誘電体層の内部に形成された第1の導電性材料のスタッドと、
底部及び側壁を有する第2の導電性材料のビアであって、前記底部及び前記側壁は導電性ライナで覆われ、前記底部は、前記スタッドの直接上に形成され、かつ、前記導電性ライナを通して前記ビアと接触した状態にあるビアと、
前記ビアの前記側壁における前記導電性ライナを通して前記ビアに接続する第3の導電性材料の1つ又は複数の導電性パスと、
を備える半導体構造体。
【請求項2】
前記ビアの前記第2の導電性材料の導電率は、前記底部及び前記側壁において前記ビアを覆う前記導電性ライナの導電率より大きい、請求項1に記載の半導体構造体。
【請求項3】
互いに対向する2つの前記側壁によって測定された前記ビアの横方向寸法は、ブレック長さより短く、前記ブレック長さは、前記ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、前記ビアの前記第2の導電性材料の特性に少なくとも部分的に影響を受ける、請求項2に記載の半導体構造体。
【請求項4】
前記第2の導電性材料は銅(Cu)であり、前記銅材料の前記ビアの内部の前記ブレック長さは、10マイクロメートルである、請求項3に記載の半導体構造体。
【請求項5】
前記第1の導電性材料及び前記第2の導電性材料は、タングステン(W)、アルミニウム(Al)、銅(Cu)、及びそれらの合金からなる群から選択され、前記第3の導電性材料は、アルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)、及びそれらの合金からなる群から選択される、請求項3に記載の半導体構造体。
【請求項6】
前記導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製され、前記導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる、請求項1に記載の半導体構造体。
【請求項7】
前記スタッドは、前記誘電体層の下にある基板内に形成された半導体デバイスのコンタクト位置の直接上に形成され、前記半導体デバイスは、電界効果トランジスタであり、前記コンタクト位置は前記電界効果トランジスタのゲート領域、ソース領域、又はドレイン領域である、電界効果トランジスタであるか、或いは、ヘテロ接合バイポーラ・トランジスタであり、前記コンタクト位置は前記ヘテロ接合バイポーラ・トランジスタのベース領域、エミッタ領域、又はコレクタ領域である、請求項1に記載の半導体構造体。
【請求項8】
複数の半導体デバイスの上に形成された誘電体層と、
前記誘電体層の内部に形成され、かつ、前記複数の半導体デバイスの上に位置する複数の導電性スタッドと、
前記複数の導電性スタッドの1つの上に形成され、底部及び側壁が導電性ライナで覆われている少なくとも1つのビアと、
前記導電性ライナを通して前記ビアに接続する1つ又は複数の導電性パスと、
を備える電力グリッド。
【請求項9】
前記複数の導電性スタッドは、第1の導電率を有する第1の導電性材料から形成され、前記ビアは、第2の導電率を有する第2の導電性材料から形成され、前記1つ又は複数の導電性パスは、第3の導電率を有する第3の導電性材料から形成され、前記第2の導電率は、前記ビアの前記底部及び前記側壁を覆う前記導電性ライナの導電率より大きい、請求項8に記載の電力グリッド。
【請求項10】
互いに対向する2つの前記側壁によって測定された前記ビアの横方向寸法は、ブレック長さより短く、前記ブレック長さは、前記ビアの内部の金属原子のエレクトロマイグレーションと関連付けられ、かつ、前記ビアの前記第2の導電性材料の特性に少なくとも部分的に影響を受ける、請求項9に記載の電力グリッド。
【請求項11】
第1の誘電体層の内部に導電性スタッドを形成するステップと、
前記第1の誘電体層の上にある第2の誘電体層の内部に1つ又は複数の導電性パスを形成するステップであって、前記1つ又は複数の導電性パスは、前記導電性スタッドの上面の上に残っている前記第2の誘電体層の領域に実質的に近接している、ステップと、
前記導電性スタッドの前記上面の上にビア孔を形成し、前記導電性スタッドの前記上面を露出させるステップであって、前記ビア孔は、前記1つ又は複数の導電性パスの側壁の少なくとも一部を露出させる、ステップと、
前記ビア孔の底部及び側壁において導電性ライナを堆積させるステップと、
前記ビア孔内に導電性材料を堆積してビアを形成するステップであって、前記ビアは前記導電性ライナを介して前記1つ又は複数の導電性パスと接触した状態にある、ステップと、
を含む方法。
【請求項12】
前記導電性スタッドを形成するステップは、前記第1の誘電体層の下にある半導体基板内に生成された半導体デバイスのコンタクト位置の上に、これと接触した状態で前記導電性スタッドを形成するステップを含む、請求項11に記載の方法。
【請求項13】
前記ビア孔内に前記導電性材料を堆積させるステップは、前記導電性ライナの導電率より小さい導電率を有する前記導電性材料を選択するステップと、前記ビア孔内に前記選択された導電性材料を堆積させるステップとを含む、請求項11に記載の方法。
【請求項14】
前記1つ又は複数の導電性パス及び前記第2の誘電体層の上に第3の誘電体層を堆積させるステップをさらに含み、前記ビア孔を形成するステップは、前記第3の誘電体層及び前記第2の誘電体層内に前記ビア孔を形成するステップをさらに含む、請求項11に記載の方法。
【請求項15】
前記ビア孔を形成するステップは、前記第3の誘電体層内に前記ビア孔の部分を形成するステップをさらに含み、前記第3の誘電体層内の前記ビア孔の前記部分は、前記導電性スタッドの前記上面の上に残っている前記第2の誘電体層の前記部分と少なくとも同じくらい大きく、かつ、これと実質的に重なり、前記導電性スタッドの前記上面の上に残っている前記第2の誘電体層の前記部分は、前記ビア孔を形成する際に実質的に除去される、請求項14に記載の方法。
【請求項16】
前記導電性スタッドの前記上面の上の前記領域は、前記導電性材料で作製された前記ビアのブレック長さより短い横方向寸法を有する、請求項11に記載の方法。
【請求項17】
前記ビアは銅(Cu)で作製され、10マイクロメートルのブレック長さを有する、請求項11に記載の方法。
【請求項18】
前記導電性ライナは、チタン(Ti)、タンタル(Ta)、ルテニウム(Ru)、タングステン(W)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化ルテニウム(RuN)、及び窒化タングステン(WN)からなる群から選択される材料で作製され、前記導電性ライナは、導電性材料がそこを通って拡散するのを防ぐことができる、請求項11に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−9740(P2011−9740A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2010−129210(P2010−129210)
【出願日】平成22年6月4日(2010.6.4)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成22年6月4日(2010.6.4)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]