【課題】半導体基板の大面積化や配線の微細化に伴って銅のシード層が薄くなると、電解めっきでめっき膜のばらつきが大きくなる。
【解決手段】デュアルダマシン法で埋め込み配線を形成するにあたって、下層配線２上に孔加工や溝加工の加工マスクとなるＴｉＮ膜８を用いて、配線埋め込み領域（９，１０）を形成する工程と、配線埋め込み領域を除くフィールド部に導電膜１１を成膜する工程と、配線埋め込み領域を覆うようにバリアメタル層／シード層１２を成膜する工程と、配線埋め込み領域を電解めっき法により銅配線材料１３で埋め込む工程とを含むものとする。 （もっと読む）

【課題】 微細な接続孔内等に発生した酸化膜をドライエッチングにより効率良く除去できる表面処理方法及びその装置を提供する。
【解決手段】 表面に酸化膜が発生している被処理体Ｗは、処理容器１０内に搬入され、該処理容器内は真空に維持され、Ｎ₂ とＨ₂ との混合ガスがプラズマ発生部３０に導入され、プラズマ化され、それぞれの活性ガス種が形成される。活性化ガス種は被処理体に向けてフローされ、これにＮＦ₃ ガスが添加され、活性化されたガスが形成される。被処理体は所定温度以下に冷却手段２２により冷却され、活性化されたＮＦ₃ ガスに曝され、該ガスと反応し、酸化膜は変質して反応膜が被処理体Ｗの表面に形成される。Ｎ₂ 、Ｈ₂ 及びＮＦ₃ ガスの供給が停止され、加熱手段１９で被処理体は所定の温度に加熱され、反応膜が昇華して除去される。 （もっと読む）

【課題】シールリングに起因する剥離を防止する。
【解決手段】半導体装置１０は、上面２０ａ及び当該上面と対向する下面２０ｂを有していて、機能素子２４が設けられている素子領域１２及び当該素子領域を囲む周辺領域１４が設定されている基板２０と、周辺領域に設けられ、かつ配線が設けられている配線層（４０、６０、８０）と同一層に設けられているリング部であって、チップ領域の周囲を囲む環状のリング本体１６ａ、及び当該リング本体から素子領域側に突出する複数の突出部１６ｂを有するリング部を含むシールリング１６とを具えている。 （もっと読む）

【課題】低比誘電率膜を含む層間絶縁膜が複数層に積層されているとともに各層間絶縁膜に配線および補強部材が設けられており、かつ、補強部材の被覆率のみならず層間絶縁膜の機械的物性値を考慮した補強部材のサイズの適正化が図られた半導体装置を提供する。
【解決手段】半導体装置１は、基板２上に積層されているとともに少なくとも一部が比誘電率が３．４以下の低比誘電率膜５ｂ，５ｃ，５ｄ，１４ｂ，１４ｃからなる層間絶縁膜５，１４、層間絶縁膜５，１４内に設けられた配線４，８，１７、各プラグ７，１５、各補強部材１０，１９を具備する。そして、これら各部材により構成された多層配線構造の各層ごとに、前記各部材が所定の関係を満たして設けられている。 （もっと読む）

【課題】基板処理工程の一部を、純水、好ましくは超純水等を用いた電解加工に置き換え、更に高効率で平坦性の高い加工を行うことができるようにする。
【解決手段】イオン交換体４８ｄまたは４８ｅを用いた電解加工で基板表面の導電性配線材料の除去加工を行い、しかる後、イオン交換体４８ｄまたは４８ｅとは異なるイオン交換体４８ｆを用いた電解加工、または電解液を用いた電解加工で基板表面のバリア層の除去加工を行う。 （もっと読む）

【課題】集積回路素子の電気的接続構造物の形成方法を提供する。
【解決手段】半導体基板１００上に第１絶縁層２００を形成し、第１絶縁層に開口を形成する。開口の側壁を不均一の窒素濃度を有する窒化第１金属層３１２でライニングする。開口の内部に導電パターン４１０が形成される。導電パターンと窒化第１金属層との間に第２金属窒化膜３２０が形成される。 （もっと読む）

【課題】半導体基板と埋込導体層の間の熱膨張差による影響を緩和でき、高精度な位置合わせを必要とすることなく所望のビアを形成することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板（基板本体）２１の第１の面２１Ａ側に素子形成層３０が設けられ、半導体基板２１の第１の面２１Ａと対向する第２の面２１Ｂ側にビアを介して素子形成層３０と電気的に接続される外部接続端子４８が設けられた半導体装置の製造方法であって、上記ビアは、上記第１の面２１Ａに、半導体基板２１に対して電気的に絶縁された埋込導体層２７を形成する工程と、上記第２の面２１Ｂに、埋込導体層２７と連絡する連絡孔４０（４０Ａ，４０Ｂ）を形成する工程と、埋込導体層２７と連絡孔４７の間を電気的に接続する工程とを経て形成される。 （もっと読む）

【課題】ＡＬＤ−ＴａＮ膜上にＰＶＤ−Ｔａ膜を形成することなく信頼性に優れた低抵抗なＣｕ配線を形成した半導体装置を得ること。
【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材上に、少なくとも１層の銅配線を含む多層配線構造が層間絶縁膜を介して形成される半導体装置において、銅配線が形成される下部層間絶縁膜１１と、下部層間絶縁膜１１に形成された配線用溝１２の側面と底面に、原子層レベルで膜厚が制御されて形成されるバリアメタル膜１３と、バリアメタル膜１３上に形成されるＣｕＡｌ合金からなるＣｕＡｌ合金シード膜１４と、バリアメタル膜１３が形成された配線用溝１２に埋め込まれたＣｕを含む材料からなる下層Ｃｕ配線１５と、を備える。 （もっと読む）

【課題】上部ダマシン銅配線と下部配線のダマシン・タングステンとの間の、信頼性ある、低抵抗な接続形成方法および構造の提供。
【解決手段】下部ダマシン・タングステン配線に接続するデュアル・ダマシン銅相互接続部を製造するための方法であり、半導体基板１１０上に第１の層を形成し、第１の層上に窒化ケイ素層、窒化ケイ素層上に二酸化ケイ素層１５０を形成する。第１の層は絶縁材料によって電気的に絶縁されたタングステン相互接続部を含む。二酸化ケイ素層と窒化ケイ素層とを通る２つの接続トラフをエッチングし、下部タングステン相互接続部を露出させ、２つの接続トラフ間の二酸化ケイ素層の最上部をエッチングすることによって、連続スペースを形成する。２つの接続トラフ間の二酸化ケイ素層の角部が低減される。連続スペースにダマシン銅を充填すれば、デュアル・ダマシン銅相互接続部が、露出した下部タングステン相互接続部と電気的に接続する。 （もっと読む）

【課題】 コンタクト形状の微細化と抵抗バラツキの抑制を両立した半導体装置及び当該半導体装置の製造方法を提供する。
【解決手段】 第１導電領域２０を半導体基板１０上の所定領域に形成後、第１絶縁膜１４及び第２絶縁膜２１を順次堆積し、第２絶縁膜２１を貫通して第１絶縁膜１４の上面を露出させるコンタクトホールを形成し、当該コンタクトホールの内側側壁に金属窒化膜３１を堆積する。その後、コンタクトホールの底部に形成された第１絶縁膜１４を除去して第１導電領域２０の上面を露出させ、コンタクトホール内部に生成されるポリマーをエッチング除去し、コンタクトホールの内側側壁に形成された金属窒化膜３１及びコンタクトホールの底部を被覆するようにバリアメタル層３２を堆積し、コンタクトホールの内部を導電性のコンタクト材料膜３３で充填して配線用コンタクト３５を形成する。 （もっと読む）

【課題】微細化加工において、コンタクトプラグとキャパシタの下部電極との接触界面抵抗を低下させ、歩留まりを向上させる構造の半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体基板と、その表面に形成されたMOSトランジスタと、MOSトランジスタ上に設けられた第1の層間絶縁膜と、MOSトランジスタのゲート間において、第1の層間絶縁膜を貫通する第1の開口部に配置され、MOSトランジスタのソース及びドレインそれぞれに接続された多結晶シリコン膜のセルコンタクトプラグと、セルコンタクトプラグ上に設けられた第2の層間絶縁膜と、第2の層間絶縁膜を貫通する第2の開口部に配置され、平面視における面積が第2の開口部の面積より大きい突出部を有し、突出部の上に金属バリア層が形成された、多結晶シリコンのコンタクトプラグと、コンタクトプラグ上に設けられ、上部電極及び下部電極に誘電体が介挿されキャパシタとを有する。 （もっと読む）

【課題】高速論理回路素子に利用される配線構造において、連続したルテニウム（Ｒｕ）薄膜を容易に形成する方法を提供する。
【解決手段】 ルテニウム（Ｒｕ）薄膜を基板上に堆積する方法は、（ｉ）基板表面を有機金属前駆体で処理する工程と、（ｉｉ）処理した基板表面にルテニウム前駆体を吸着させる工程と、（ｉｉｉ）吸着させたルテニウム前駆体を励起させた還元性ガスで処理する工程と、そして（ｉｖ）工程（ｉｉ）および（ｉｉｉ）を繰り返すことにより、ルテニウム薄膜を基板上に形成する工程とを含む。 （もっと読む）

【課題】
エレクトロマイグレーション（ＥＭ）に対する向上した信頼度を有する相互接続構造体を提供すること。
【解決手段】
本発明の相互接続構造体は、ＥＭ防止ライナ（６６）を金属相互接続部内に少なくとも部分的に組み込むことによって、ＥＭ故障により引き起こされる回路不良開口を回避する。１つの実施形態において、導電性材料（６４、６８）を誘電体材料（５４Ｂ）から分離する拡散障壁に当接する「Ｕ字形」のＥＭ防止ライナ（６６）が設けられる。別の実施形態においては、「Ｕ字形」ＥＭ防止ライナと拡散障壁との間には空間が配置される。さらに別の実施形態において、拡散障壁に当接する水平ＥＭライナが設けられる。さらに別の実施形態において、水平ＥＭライナと拡散障壁との間には空間が存在する。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】 配線溝とビアホールの深さ方向の長さを制御し易い半導体装置の製造方法を提供する。
【解決手段】 基板上に第１の絶縁膜１００１を有する部材１９９９を用意し、前記第１の絶縁膜上に層１００２を設け、配線溝と第１の接続孔とに対応したパターンを有するモールドを前記層にインプリントする。そして、配線溝１００３と該第１の接続孔１００４とを有する第２の絶縁膜１００２を形成する。その後、前記第２の絶縁膜をマスクとして、前記第１の絶縁膜をエッチングすることによって、前記第１の接続孔に連結する第２の接続孔を該第１の絶縁膜に形成する。 （もっと読む）

【課題】本発明は、配線の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に第１層配線溝１ａを有するウェハＷ上に、少なくとも第１層配線溝１ａに埋め込まれ、不純物濃度が下部４ｂより上部４ａの方が高いめっき膜４を形成する工程と、めっき膜４に熱処理を施す工程と、めっき膜４を熱処理した後、第１層配線溝１ａに埋め込まれた部分以外のめっき膜４を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

最終メタライゼーション層のコンタクト領域（２０２Ａ）上にアンダーバンプメタライゼーション層（２１１）を直接形成することによって、アルミニウムおよび対応する密着／バリア層などのほかの終端金属の形成を省略することができる。この結果、得られるバンプ構造（２１２）の熱的挙動および電気的挙動を向上させることができ、プロセスを大幅に簡略化することができる。
（もっと読む）

【課題】成膜時のカバレッジの非対称性の抑制効果と、基板上の素子へのダメージ抑制とを両立させたマグネトロン型スパッタリング装置を提供する
【解決手段】真空チャンバと、真空チャンバ内に互いに対向して配置されたターゲットおよび基板ホルダと、基板ホルダと反対の前記ターゲット側に配置されるマグネトロンと、前記マグネトロンを前記ターゲット面に対して垂直な軸で回転させるための回転機構とを備え、前記マグネトロンは、互いに極性が異なり、等しい幅を持つ大小２つの扇枠状磁石を内外に２重に配置した構造を有すると共に、内側扇枠状磁石と外側扇枠状磁石の基部の間に回転中心を有し、前記内外の扇枠状磁石の円弧部で互いに対向するギャップは、基板ホルダと対向するターゲット面で発生する水平磁場が５００ガウス以上になる最小の距離に設定され、かつ前記内外の扇枠状磁石の直線部で互いに対向するギャップは、円弧部で互いに対向するギャップ以上の距離に設定されることを特徴とする。 （もっと読む）

【課題】半導体集積回路デバイス基板上にフィチャーの底面そして実質的にその上に金属をもたない側壁の部分上に金属からなる輪郭をもつフュチャー内に最初の金属堆積を形成することにより銅めっきをし、銅でフィチャーを埋め込むため最初の金属堆積上に銅を無電解的に堆積するための方法。半導体集積回路デバイス基板上にフィチャー内に銅に濡れる金属からなる堆積を形成し、頂部部分表面上に銅ベースの堆積を形成し、そして銅でフィチャーを埋め込むため銅に濡れる金属からなる堆積上に銅を堆積することによって銅をめっきするための方法。 （もっと読む）

【課題】 基板の第１部分に導電性領域を形成する方法を提供する。
【解決手段】 本方法は、パルス変調電気バイアスの下で実質的に完全に電離した金属イオンのフィルタリングされたビームに第１部分を露出させる工程を含む。本方法は、ＦＣＶＡ(フィルタ処理陰極真空アーク)法を用いて、フィルタリングされたイオンビームを生成し、高アスペクト比のバイアおよびトレンチにおいてもコンフォーマルな金属コーティングの形成を可能にする。また本方法は、バイアおよびトレンチを充填した導電性配線の形成も可能にする。実施の形態は、銅イオンの堆積に関する。基板に金属を堆積する適応ＦＣＶＡ装置および基板に衝突するイオンビームを制御する制御装置も、開示される。制御装置は、既存のフィルタリングされたイオンビーム源内に組み込むのに適している。 （もっと読む）