【課題】マスク工数を低減して生産性を向上した液晶表示装置用アレイ基板を提供する。
【解決手段】基板２１０上のゲート配線２２１及びゲート配線２２１から延びたゲート電極２２２と、ゲート配線２２１と交差し、ゲート絶縁膜２３０、半導体層２４０及びデータ金属層２６０からなるデータ配線２６１と、ゲート配線２２１とデータ配線２６１とから画定された画素に、第１透明金属層２８１ａで形成された画素電極２８１と、データ配線２６１から延びたソース電極２６２及びソース電極２６２と離隔してチャネルを露出したドレイン電極２６３と、データ配線２６１、ソース電極２６２及びドレイン電極２６３、ゲート配線２２１上に形成され、ドレイン電極２６３と画素電極２８１とを接続し、ゲート配線２２１上で切断部を有する第２透明金属層２９１のパターンと画素電極２８１上の第２透明金属層２９１の近くに形成された隔壁２９３とを含む。 （もっと読む）

【課題】 スペースレスＦＥＴ及びデュアル・ライナ法による歪み強化を増加させる構造体及び方法を提供する。
【解決手段】 歪み強化がｎＦＥＴ及びｐＦＥＴデバイスの両方に対して達成される半導体構造体及びそれを製造する方法を提供する。特に、本発明は、より強い歪み強化及び欠陥削減のための少なくとも１つのスペーサレスＦＥＴを提供する。少なくとも１つのスペーサレスＦＥＴは、ｐＦＥＴ、ｎＦＥＴ又はそれらの組合せとすることができるが、一般に、ｐＦＥＴはｎＦＥＴよりも大きな幅を有するように製造されるので、スペーサレスｐＦＥＴが特に好ましい。少なくとも１つのスペーサレスＦＥＴは、スペーサを有するＦＥＴを含んだ従来技術の構造体よりも、デバイス・チャネルにより接近した応力誘起ライナを設けることを可能にする。スペーサレスＦＥＴは、スペーサレスＦＥＴの下側に侵入しない、対応するシリサイド化ソース／ドレイン拡散コンタクトの抵抗に悪影響を与えることなく達成される。 （もっと読む）

【課題】配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、ウェハＷ上に、表面にビアホール１ａ及び配線溝１ｂを有する層間絶縁膜１を形成する工程と、層間絶縁膜１上に、ビアホール１ａ及び配線溝１ｂに埋め込まれるようにめっき膜４を形成する工程と、めっき膜４上に、めっき膜４の空格子点密度より低い空格子点密度を有する空格子点低密度膜５を形成する工程と、めっき膜４及び空格子点低密度膜５に熱処理を施す工程と、空格子点低密度膜５及びビアホール１ａ及び配線溝１ｂに埋め込まれた部分以外のめっき膜４を除去して、ビアホール１ａ及び配線溝１ｂ内にビアプラグを有する配線８を形成する工程とを具備する半導体装置の製造方法が提供される。 （もっと読む）

【課題】 結晶構造をコントロールすることによって，従来以上に低い抵抗を有する金属系膜を形成する。
【解決手段】 金属系原料ガスとして例えばＷＦ_６ガスを供給するステップと水素化合物ガスとして例えばＳｉＨ_４ガスを供給するステップとを，不活性ガス例えばＡｒガス，Ｎ_２ガスを供給するパージステップを介在させて，交互に繰り返し実行することによって，非晶質を含む第１タングステン膜を成膜する第１タングステン膜成膜ステップと，第１タングステン膜上に，上記ＷＦ_６ガスと還元性ガスとして例えばＨ_２ガスを同時に供給することによって，第２タングステン膜を成膜する第２タングステン膜成膜ステップとを含む。ＳｉＨ_４ガスを供給するステップ後のパージステップの実行時間を変えることにより第１タングステン膜が含む非晶質の割合をコントロールする。 （もっと読む）

【課題】有機薄膜トランジスタの特性を良好に維持したまま、製造工程全体の作業時間の短縮を可能にする有機薄膜トランジスタ表示パネル及びその製造方法を提供する。
【解決手段】本発明による有機薄膜トランジスタ表示パネルでは、データ線とドレイン電極とが、ＩＴＯまたはＩＺＯを含む第１導電層と、第１導電層より抵抗の低い金属を含む第２導電層とを有し、それぞれの第１導電層で有機半導体に接触している。 （もっと読む）

【課題】スタック型の容量素子構造を有する半導体装置において、酸素雰囲気における高温熱処理の際にプラグの酸化を防止し、信頼性に優れた半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成された層間絶縁膜１５を貫通し、半導体基板１１と電気的に接続されたコンタクトプラグ１６と、層間絶縁膜１５の上に形成され、白金族金属からなり柱状結晶構造を有する導電膜１７と、導電膜１７の上に形成された絶縁膜１８と、絶縁膜１８の上に形成され、下部電極２２と容量絶縁膜２３と上部電極２４とが順次積層されてなる容量素子２５とを備えている。コンタクトプラグ１６は導電膜１７の下面と電気的に接続され、下部電極２２は導電膜１７の上面と電気的に接続されており、コンタクトプラグ１６と下部電極２２とを結ぶ最短の導経路は、柱状結晶構造を横切るように形成されている （もっと読む）

【課題】 表面にキャップメタル膜が形成された銅配線を含む半導体装置において、ビア接続の歩留まりや抵抗の均一性を良好にする。
【解決手段】 本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜に、配線溝を形成する工程（Ｓ１００）と、絶縁膜上全面に、バリアメタル膜を形成する工程（Ｓ１０２）と、バリアメタル膜上全面に、配線溝内を埋め込むように銅膜を形成する工程（Ｓ１０４）と、絶縁膜表面に、バリアメタル膜が残る条件で、配線溝部外の銅膜を研磨により除去する工程（Ｓ１０６）と、銅膜を研磨により除去する工程の後に、配線溝部内に形成された銅膜上に、選択的にキャップメタル膜を形成する工程（Ｓ１０８）と、キャップメタル膜を研磨により平坦化する工程（Ｓ１１０）とを含む。 （もっと読む）

【課題】 １．５以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。
【解決手段】 ＴｉＮ膜の成膜工程６３で、スパッタにより、ホールの内壁に沿ってＴｉＮ膜を成膜する。このとき、成膜温度を、従来よりも低温の１５０℃とすることで、アモルファス構造のＴｉＮ膜を形成する。その後、スパッタ工程６４、６５で、アモルファス構造のＴｉＮ膜の表面上にＡｌ合金膜を形成することで、ＴｉＮ膜を下地とした状態で、Ａｌ合金膜をコンタクトホールの内部に埋め込む。このように、Ａｌ合金膜の下地となるＴｉＮ膜をアモルファス構造にすることで、ＴｉＮ膜の表面エネルギーを大きくし、ＴｉＮ膜のＡｌ合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのＡｌ合金膜の埋め込み性を従来よりも向上させることができる。 （もっと読む）

【課題】 抵抗率を小さくし、下地のバリヤ層との境界部分のフッ素濃度を低減し、バリヤ層との密着性を向上させることができるタングステン膜の形成方法を提供する。
【解決手段】 真空引き可能になされた処理容器１４内にて被処理体Ｍの表面にタングステン膜を形成するに際して、前記被処理体にシリコン含有ガスを供給する工程と、該工程後にタングステン含有ガスを供給するタングステン含有ガス供給ステップとシリコンを含まない水素化合物ガスを供給する水素化合物ガス供給ステップとを、両ステップ間に前記処理容器内に不活性ガスを供給するパージステップ及び／又は前記処理容器を真空引きする真空引きステップを介在させて、交互に繰り返し実行することにより第一のタングステン膜７０を形成する工程とを有する。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】ＴＦＴ構造部の製造工程を簡略化するとともに、ソース・ドレイン電極の材質を限定せずとも、ＴＦＴチャネル部となる半導体層の膜厚を正確に制御することで、表示ムラを防止した電気光学表示装置を提供する。
【解決手段】活性領域層ＡＲ上から、画素電極３０の下方の透明絶縁性基板１の上方にかけて延在するようにドレイン電極２６が配設されている。ソース電極２４およびソース配線２５は、その端面が半導体膜６の何れの端面よりも後退した位置となるように配設され、活性領域層ＡＲ上のドレイン電極２６の端面も、半導体膜６のほぼ平行な関係にある端面よりも後退した位置となるように配設されている。 （もっと読む）

【課題】銀（Ａｇ）配線用エッチング液を提供すること。また、エッチング液を利用する銀（Ａｇ）配線形成方法を提供すること。さらに、エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】本発明により、エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。エッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）_ＸＬ_Ｙ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ_２Ｏ、ＮＨ_３、ＣＮ、ＣＯＲ、ＮＨ_２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。） （もっと読む）

【課題】銀（Ａｇ）配線の低抵抗性の利点を生かしながらも接着性及びエッチングプロファイルを補完する薄膜トランジスタの製造方法を提供する。
【解決手段】基板１１０上に第１信号線を形成する段階と、第１信号線上にゲート絶縁膜１４０及び半導体層を順次に形成する段階と、ゲート絶縁膜１４０及び半導体層上に第２信号線１７１を形成する段階と、第２信号線１７１と連結される画素電極１９１を形成する段階と、を含み、第１信号線を形成する段階及び第２信号線１７１を形成する段階のうちの少なくとも一つの段階は、第１導電性酸化膜を形成する段階と、銀（Ａｇ）を含む導電層を形成する段階と、第１導電性酸化膜よりも低い温度で第２導電性酸化膜を形成する段階と、を含む。 （もっと読む）

相互接続構造において導電性バリヤ層又は他のライナ層を堆積させるための製造法、プロダクトストラクチュア、製造法、及びスパッタリングターゲット。バリヤ層（８２）は、アモルファスであってもよいがそうである必要がない、耐火性貴金属合金、例えば、ルテニウム/タンタル合金の導電性金属を含む。バリヤ層は、同様の組成のターゲット（９０）からスパッタすることができる。バリヤとターゲットの組成は、耐火性金属と白金族金属の組合わせ、例えば、ＲｕＴａから選ばれてもよい。銅貴金属シード層（１１２）は、誘電体（６６）の上のバリヤ層（７０）と接触させた銅とルテニウムの合金から形成することができる。 （もっと読む）

【課題】 金属多層構造を持つ配線層のストレスを緩和しつつ、ボイドの発生を抑制する。
【解決手段】 スパッタリング法にて絶縁層１上にＴｉＮ膜２を堆積した後、Ａｒを用いたプラズマエッチング処理を行うことにより、ＴｉＮ膜２の表面を逆スパッタして、ＴｉＮ膜２の表面の結晶性を劣化させた結晶性緩和層２ａを形成し、スパッタリング法を用いることにより、結晶性緩和層２ａを介してＴｉＮ膜２上にＡｌ−Ｃｕ膜３を堆積してから、Ａｌ−Ｃｕ膜３上にＴｉ膜４およびＴｉＮ膜５を順次堆積する。 （もっと読む）

【課題】配線表面にバリア膜を形成する前に、ＮＨ₃を含むプラズマ処理を行う際に発生する低誘電率膜のダメージを低減するとともに、比誘電率上昇による配線遅延の問題を低減する配線構造の形成方法を提供する。
【解決手段】基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、絶縁膜内にＣｕからなる配線を形成する工程と、配線表面上に還元性ガスを供給する工程と、還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法を提供する。その結果、配線構造を形成後、バリア膜を形成する前に配線表面に対してプラズマを供給しないので、低誘電率膜がダメージを受けるのを防止するとともに、ゲート酸化膜等の劣化を防ぐことが出来る。 （もっと読む）

【課題】 Ａｌを主成分とする主導体層をより低抵抗に維持すると同時に、一括のウェットエッチングでパターニングでき、主導体層の耐熱性、特にヒロック耐性が確保される新規の薄膜配線層を提供する。
【解決手段】 基板上にＮｉを主成分とする面心立方格子構造を有する下地層を、該下地層上に主成分が９９原子％以上のＡｌからなる主導体層を形成した薄膜配線層である。また、前記Ｎｉを主成分とする下地層の層厚が５ｎｍ以上１００ｎｍ以下である薄膜配線層である。また、前記Ｎｉを主成分とする下地層は、添加元素として（Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｕ、Ｓｉ、Ｇｅ）から選択される１種または２種以上の元素を７〜３０原子％含有し、残部が不可避的不純物およびＮｉからなる薄膜配線層である。 （もっと読む）

【課題】広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な銅配線層の形成方法を提供すること。
【解決手段】基板上に銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程を具備することを特徴とする。 （もっと読む）

【課題】多結晶質の下部電極上に、高い比誘電率を有するチタン酸ストロンチウム膜の形成が可能で、且つバリアメタル膜の酸化が抑制された容量素子の製造方法を提供する。
【解決手段】多結晶のＲｕ（ルテニウム）から成る下部電極１４上に、非晶質のチタン酸ストロンチウム膜１５ａを堆積し、５００℃以上６５０℃以下の温度でのＲＴＡ熱処理によって、不活性ガスの雰囲気中で、チタン酸ストロンチウム膜１５ａを結晶化させる。 （もっと読む）

【課題】ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善する。
【解決手段】ショットキダイオードは、半導体基板１０と、この半導体基板１０にショットキ接触するショットキ金属層１５と、ショットキ金属層１５上に形成されたボンディングメタル層１６とを含む。ショットキ金属層１５は、金属窒化物層３２ｂを含む金属窒化物含有多結晶金属層３２からなるバリア層と、これに積層された金属層３１とを有している。 （もっと読む）