半導体装置の製造方法
【課題】配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、ウェハＷ上に、表面にビアホール１ａ及び配線溝１ｂを有する層間絶縁膜１を形成する工程と、層間絶縁膜１上に、ビアホール１ａ及び配線溝１ｂに埋め込まれるようにめっき膜４を形成する工程と、めっき膜４上に、めっき膜４の空格子点密度より低い空格子点密度を有する空格子点低密度膜５を形成する工程と、めっき膜４及び空格子点低密度膜５に熱処理を施す工程と、空格子点低密度膜５及びビアホール１ａ及び配線溝１ｂに埋め込まれた部分以外のめっき膜４を除去して、ビアホール１ａ及び配線溝１ｂ内にビアプラグを有する配線８を形成する工程とを具備する半導体装置の製造方法が提供される。
【解決手段】本発明の一の態様によれば、ウェハＷ上に、表面にビアホール１ａ及び配線溝１ｂを有する層間絶縁膜１を形成する工程と、層間絶縁膜１上に、ビアホール１ａ及び配線溝１ｂに埋め込まれるようにめっき膜４を形成する工程と、めっき膜４上に、めっき膜４の空格子点密度より低い空格子点密度を有する空格子点低密度膜５を形成する工程と、めっき膜４及び空格子点低密度膜５に熱処理を施す工程と、空格子点低密度膜５及びビアホール１ａ及び配線溝１ｂに埋め込まれた部分以外のめっき膜４を除去して、ビアホール１ａ及び配線溝１ｂ内にビアプラグを有する配線８を形成する工程とを具備する半導体装置の製造方法が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等のマイグレーションの耐性向上のために、Ａｌの代わりにＣｕが用いられている。
【０００３】
Ｃｕは、ＡｌのようにＲＩＥ（反応性イオンエッチング）による加工が困難であるため、Ｃｕで配線を形成するには、絶縁膜の表面に予め配線溝やビアホールを形成しておき、配線溝やビアホールにＣｕが埋め込まれるように絶縁膜上にＣｕ膜を形成し、その後化学的機械的研磨により不要なＣｕ膜を除去して配線を形成するダマシン法が用いられている。
【０００４】
ダマシン法におけるＣｕ膜の形成方法としては、電解めっき法が広く用いられている。この電解めっき法よるＣｕ膜の形成は室温付近で行われるため、Ｃｕ膜を形成した後に熱処理を施すと、Ｃｕ膜を構成しているＣｕの結晶成長が起こる。
【０００５】
しかしながら、電解めっき法で形成したＣｕ膜中には多量の空格子点（vacancy）と不純物が存在している。このため、この状態で熱処理時を施した場合には、Ｃｕ膜が収縮し、Ｃｕ膜中の空格子点が結晶粒界に凝集してしまい、ボイドが形成されることがある。このボイドが配線溝やビアホール内に形成された場合には、Ｃｕ配線中に初期ボイドとして存在する。
【０００６】
また、Ｃｕ配線中に多量の空格子点が存在すると、長時間熱ストレスが与えられた場合に、ビアプラグの直下など等のストレスが集中する箇所に空格子点が凝集してしまい、ボイドが形成され、配線信頼性不良であるStress Induced Voiding（SIV）不良となってしまう。
【０００７】
なお、金属配線膜上にボイド拡散防止膜を形成する技術が開示されている。ここで、ボイド拡散防止膜は、ボイド拡散防止膜上に形成される金属配線膜内に存在するボイドをボイド拡散防止膜下の金属配線膜に移動させないようにするためのものである（例えば特許文献１参照）。
【特許文献１】特開２００５−５７２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記課題を解決するためになされたものである。即ち、配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一の態様によれば、半導体基板上に、表面に凹部を有する絶縁膜を形成する工程と、前記絶縁膜上に、前記凹部に埋め込まれるように第１の金属膜を形成する工程と、前記第１の金属膜上に、前記第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成する工程と、前記第１の金属及び前記第２の金属膜に熱処理を施す工程と、前記第２の金属膜及び前記凹部に埋め込まれた部分以外の前記第１の金属膜を除去して、前記凹部内に配線を形成する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の一の態様によれば、第１の金属膜上に第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成した状態で熱処理を施しているので、配線の初期ボイドを低減させるとともに配線の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２（ａ）〜図３（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図であり、図５及び図６は本実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【００１２】
図１及び図２（ａ）に示されるように、図示しない半導体素子等が形成された半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）或いは塗布法により層間絶縁膜１を形成する（ステップ１）。層間絶縁膜１としては、例えば、低誘電率絶縁膜（ｌｏｗ−ｋ膜）、或いはＳｉＯ２膜等が挙げられる。低誘電率絶縁膜としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜、或いはポーラスＳｉ酸化膜等が挙げられる。
【００１３】
層間絶縁膜１を形成した後、図２（ｂ）に示されるようにフォトリソグラフィー及び反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、凹部としてのビアホール１ａ及び凹部としての配線溝１ｂを形成する（ステップ２）。なお、本実施の形態では、層間絶縁膜１にビアホール１ａ及び配線溝１ｂの両方を形成しているが、層間絶縁膜１にビアホール１ａのみ或いは配線溝１ｂのみを形成してもよい。
【００１４】
ビアホール１ａ及び配線溝１ｂを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後このレジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１にビアホール１ａを形成する。層間絶縁膜１にビアホール１ａを形成した後、アッシング等によりレジストパターンを除去する。その後、同様の手順により配線溝１ｂを形成する。なお、同様の手順により配線溝１ｂを形成した後にビアホール１ａを形成することも可能である。
【００１５】
層間絶縁膜１にビアホール１ａ及び配線溝１ｂを形成した後、図２（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法及び蒸着等の物理的気相成長法（Physical Vapor Deposition：ＰＶＤ）法或いはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜２を形成する（ステップ３）。バリアメタル膜２の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、或いはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜２を形成してもよい。
【００１６】
バリアメタル膜２を形成した後、図３（ａ）に示されるようにバリアメタル膜２上に、例えばＰＶＤ法により電解めっき時に電流を流すためのシード膜３を形成する（ステップ４）。シード膜３の構成材料としては、例えばＣｕ、Ｒｕ、Ａｇ、或いはＡｕ等の金属が挙げられる。
【００１７】
シード膜３を形成した後、図３（ｂ）に示されるようにシード膜３上に、例えば電解めっき法により第１の金属膜としてのめっき膜４を形成する（ステップ５）。めっき膜４は、例えばＣｕ、Ａｇ、或いはＡｕ等の金属から構成されている。めっき膜４はビアホール１ａ及び配線溝１ｂの全体に埋め込まれるように形成される。なお、めっき膜４には、めっき膜４を構成する金属の他、不純物が混入されていてもよい。
【００１８】
めっき膜４を形成した後、図３（ｃ）に示されるようにめっき膜４上に、例えばＰＶＤ法、電解めっき法、或いは無電解めっき法等によりめっき膜４の空格子点密度より低い空格子点密度を有する第２の金属膜としての空格子点低密度膜５を形成する（ステップ６）。なお、空格子点低密度膜５をＰＶＤ法で形成した場合には、電解めっき法等で形成するよりも膜が緻密となり、空格子点密度のより低い膜が形成されるので、空格子点低密度膜５をＰＶＤ法で形成することが好ましい。
【００１９】
空格子点低密度膜５は、空格子点密度がめっき膜４の空格子点密度より低い膜であればよい。空格子点低密度膜５は金属から構成されているが、後述する配線８の配線抵抗の上昇を抑制するために、めっき膜４を構成している金属と同一の金属が好ましい。即ち、例えばめっき膜４がＣｕから構成されている場合には、空格子点低密度膜５をＣｕから構成することが好ましい。なお、必ずしもめっき膜４を構成している金属と同一の金属から空格子点低密度膜５を構成しなくともよい。
【００２０】
空格子点低密度膜５は一層であってもよいが、図５に示されるように第１の膜５ａ及び第２の膜５ｂ等から構成された積層構造のものであってもよい。ここで、空格子点低密度膜５が積層構造のものである場合には、空格子点低密度膜５全体の空格子点密度が、めっき膜４の空格子点密度よりも低ければよく、空格子点低密度膜５を構成する膜の中に空格子点密度がめっき膜４の空格子点密度よりも大きい膜が含まれていてもよい。
【００２１】
空格子点低密度膜５を形成した後、図４（ａ）に示されるように空格子点低密度膜５上に、例えばＰＶＤ法、ＣＶＤ法、電解めっき法、或いは無電解めっき法等により後述する熱処理時に空格子点低密度膜５を介してめっき膜４に圧縮応力を与える圧縮応力印加膜６を形成する（ステップ７）。
【００２２】
圧縮応力印加膜６の構成材料としては、例えばＡｌ、Ｔｉ、或いはＮｉ等の金属材料、ＴｉＮ等の金属含有材料、及びＳｉｘＮｙやＳｉＣ等の絶縁材料の少なくともいずれかが挙げられる。これらの中でも、空格子点低密度膜５及びめっき膜４がそれぞれＣｕから構成されている場合における空格子点低密度膜５等への拡散を抑制する面及び成膜し易さの面からＴｉ、ＴｉＮ、及びＳｉｘＮｙ等の少なくともいずれかが好ましい。なお、圧縮応力印加膜６の厚さは、めっき膜４に圧縮応力を与えることができる厚さであれば十分である。
【００２３】
圧縮応力印加膜６がめっき膜４により効果的に圧縮応力を与えることができるか否かは圧縮応力印加膜６の構成材料のみならず、圧縮応力印加膜６の成膜温度と後述する熱処理温度にも依存している。即ち、圧縮応力印加膜６の成膜温度が熱処理温度より低い場合には、熱処理を施すと、圧縮応力印加膜６は膨張するので、熱処理時にめっき膜４により効果的に圧縮応力を与えるためには、めっき膜４の構成材料より線膨張係数が小さい材料から圧縮応力印加膜６を形成する必要がある。また、圧縮応力印加膜６の成膜温度が熱処理温度より高い場合には、熱処理を施すと、圧縮応力印加膜６は収縮するので、熱処理時にめっき膜４により効果的に圧縮応力を印加するためには、めっき膜４の構成材料より線膨張係数が大きい材料から圧縮応力印加膜６を形成する必要がある。なお、本実施の形態での「線膨張係数」とは室温〜３００℃における線膨張係数を意味する。
【００２４】
圧縮応力印加膜６は一層であってもよいが、図６に示されるように第１の膜６ａ及び第２の膜６ｂ等から構成された積層構造のものであってもよい。ここで、圧縮応力印加膜６が積層構造のものである場合には、圧縮応力印加膜６全体として、めっき膜４に対して圧縮応力を与えることができればよく、圧縮応力印加膜６を構成する膜の中にめっき膜４に対して圧縮応力を与えることができない膜が含まれていてもよい。
【００２５】
また、圧縮応力印加膜６が積層構造のものである場合には、空格子点低密度膜５の構成材料の拡散を抑制するバリア機能を有する膜を少なくとも１層備えていることが好ましい。具体的には、空格子点低密度膜５に直接接触する膜（図６においては第１の膜６ａに相当する。）がバリア機能を有していることが好ましい。
【００２６】
圧縮応力印加膜６を形成した後、めっき膜４、空格子点低密度膜５、及び圧縮応力印加膜６等に熱処理（アニール）を施し、シード膜３及びめっき膜４の結晶を成長させて、図４（ｂ）に示されるように配線膜７を形成する（ステップ８）。
【００２７】
ウェハＷに熱処理を施した後、例えば化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により研磨して、ビアホール１ａ及び配線溝１ｂ内に存在するバリアメタル膜２、配線膜７がそれぞれ残るように、圧縮応力印加膜６、空格子点低密度膜５、並びに層間絶縁膜１上の不要なバリアメタル膜２及び配線膜７をそれぞれ除去する（ステップ９）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜７等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、図４（ｃ）に示されるようにビアホール１ａ及び配線溝１ｂ内にビアプラグを有する配線８が形成される。
【００２８】
本実施の形態では、めっき膜４上にめっき膜４の空格子点密度より低い空格子点密度を有する空格子点低密度膜５を形成した状態で、めっき膜４等に熱処理を施すので、配線８の初期ボイドを低減させることができるとともに配線８の信頼性を向上させることができる。即ち、空格子点低密度膜５の空格子点密度はめっき膜４の空格子点密度よりも低いので、めっき膜４上に空格子点低密度膜５を形成した状態で、熱処理を施すと、空格子点の密度勾配によりめっき膜４中の空格子点が空格子点低密度膜５中に拡散する。この結果、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点密度を低下させることができる。これにより、熱処理時においてめっき膜４のこの部分に発生するボイドを低減させることができるので、配線８の初期ボイドを低減させることができる。また、配線８形成後においては配線８中の空格子点密度は低下しているので、ストレスが集中した場合であっても、ボイドが形成され難い。これにより、配線８の信頼性を向上させることができる。
【００２９】
本実施の形態では、空格子点低密度膜５上にめっき膜４に対して圧縮応力を与える圧縮応力印加膜６を形成した状態で、めっき膜４等に熱処理を施すので、配線８の初期ボイドをより低減させることができるとともに配線８の信頼性をより向上させることができる。即ち、空格子点低密度膜５上に圧縮応力印加膜６を形成した状態で、熱処理を施すと、圧縮応力印加膜６の作用により空格子点低密度膜５を介してめっき膜４に対し圧縮応力が与えられるので、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点がめっき膜４の上部に向けて押し出される。この結果、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点密度をより低下させることができる。これにより、配線８中の初期ボイドをより低減させることができるとともに配線８の信頼性をより向上させることができる。
【００３０】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００３１】
【図１】実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。
【図２】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図３】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図４】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図５】実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【図６】実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【符号の説明】
【００３２】
Ｗ…半導体ウェハ、１…層間絶縁膜、１ａ…ビアホール、１ｂ…配線溝、４…めっき膜、５…空格子点低密度膜、６…圧縮応力印加膜、８…配線。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等のマイグレーションの耐性向上のために、Ａｌの代わりにＣｕが用いられている。
【０００３】
Ｃｕは、ＡｌのようにＲＩＥ（反応性イオンエッチング）による加工が困難であるため、Ｃｕで配線を形成するには、絶縁膜の表面に予め配線溝やビアホールを形成しておき、配線溝やビアホールにＣｕが埋め込まれるように絶縁膜上にＣｕ膜を形成し、その後化学的機械的研磨により不要なＣｕ膜を除去して配線を形成するダマシン法が用いられている。
【０００４】
ダマシン法におけるＣｕ膜の形成方法としては、電解めっき法が広く用いられている。この電解めっき法よるＣｕ膜の形成は室温付近で行われるため、Ｃｕ膜を形成した後に熱処理を施すと、Ｃｕ膜を構成しているＣｕの結晶成長が起こる。
【０００５】
しかしながら、電解めっき法で形成したＣｕ膜中には多量の空格子点（vacancy）と不純物が存在している。このため、この状態で熱処理時を施した場合には、Ｃｕ膜が収縮し、Ｃｕ膜中の空格子点が結晶粒界に凝集してしまい、ボイドが形成されることがある。このボイドが配線溝やビアホール内に形成された場合には、Ｃｕ配線中に初期ボイドとして存在する。
【０００６】
また、Ｃｕ配線中に多量の空格子点が存在すると、長時間熱ストレスが与えられた場合に、ビアプラグの直下など等のストレスが集中する箇所に空格子点が凝集してしまい、ボイドが形成され、配線信頼性不良であるStress Induced Voiding（SIV）不良となってしまう。
【０００７】
なお、金属配線膜上にボイド拡散防止膜を形成する技術が開示されている。ここで、ボイド拡散防止膜は、ボイド拡散防止膜上に形成される金属配線膜内に存在するボイドをボイド拡散防止膜下の金属配線膜に移動させないようにするためのものである（例えば特許文献１参照）。
【特許文献１】特開２００５−５７２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記課題を解決するためになされたものである。即ち、配線の初期ボイドを低減させることができるとともに配線の信頼性を向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一の態様によれば、半導体基板上に、表面に凹部を有する絶縁膜を形成する工程と、前記絶縁膜上に、前記凹部に埋め込まれるように第１の金属膜を形成する工程と、前記第１の金属膜上に、前記第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成する工程と、前記第１の金属及び前記第２の金属膜に熱処理を施す工程と、前記第２の金属膜及び前記凹部に埋め込まれた部分以外の前記第１の金属膜を除去して、前記凹部内に配線を形成する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の一の態様によれば、第１の金属膜上に第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成した状態で熱処理を施しているので、配線の初期ボイドを低減させるとともに配線の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２（ａ）〜図３（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図であり、図５及び図６は本実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【００１２】
図１及び図２（ａ）に示されるように、図示しない半導体素子等が形成された半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）或いは塗布法により層間絶縁膜１を形成する（ステップ１）。層間絶縁膜１としては、例えば、低誘電率絶縁膜（ｌｏｗ−ｋ膜）、或いはＳｉＯ２膜等が挙げられる。低誘電率絶縁膜としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜、或いはポーラスＳｉ酸化膜等が挙げられる。
【００１３】
層間絶縁膜１を形成した後、図２（ｂ）に示されるようにフォトリソグラフィー及び反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、凹部としてのビアホール１ａ及び凹部としての配線溝１ｂを形成する（ステップ２）。なお、本実施の形態では、層間絶縁膜１にビアホール１ａ及び配線溝１ｂの両方を形成しているが、層間絶縁膜１にビアホール１ａのみ或いは配線溝１ｂのみを形成してもよい。
【００１４】
ビアホール１ａ及び配線溝１ｂを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後このレジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１にビアホール１ａを形成する。層間絶縁膜１にビアホール１ａを形成した後、アッシング等によりレジストパターンを除去する。その後、同様の手順により配線溝１ｂを形成する。なお、同様の手順により配線溝１ｂを形成した後にビアホール１ａを形成することも可能である。
【００１５】
層間絶縁膜１にビアホール１ａ及び配線溝１ｂを形成した後、図２（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法及び蒸着等の物理的気相成長法（Physical Vapor Deposition：ＰＶＤ）法或いはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜２を形成する（ステップ３）。バリアメタル膜２の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、或いはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜２を形成してもよい。
【００１６】
バリアメタル膜２を形成した後、図３（ａ）に示されるようにバリアメタル膜２上に、例えばＰＶＤ法により電解めっき時に電流を流すためのシード膜３を形成する（ステップ４）。シード膜３の構成材料としては、例えばＣｕ、Ｒｕ、Ａｇ、或いはＡｕ等の金属が挙げられる。
【００１７】
シード膜３を形成した後、図３（ｂ）に示されるようにシード膜３上に、例えば電解めっき法により第１の金属膜としてのめっき膜４を形成する（ステップ５）。めっき膜４は、例えばＣｕ、Ａｇ、或いはＡｕ等の金属から構成されている。めっき膜４はビアホール１ａ及び配線溝１ｂの全体に埋め込まれるように形成される。なお、めっき膜４には、めっき膜４を構成する金属の他、不純物が混入されていてもよい。
【００１８】
めっき膜４を形成した後、図３（ｃ）に示されるようにめっき膜４上に、例えばＰＶＤ法、電解めっき法、或いは無電解めっき法等によりめっき膜４の空格子点密度より低い空格子点密度を有する第２の金属膜としての空格子点低密度膜５を形成する（ステップ６）。なお、空格子点低密度膜５をＰＶＤ法で形成した場合には、電解めっき法等で形成するよりも膜が緻密となり、空格子点密度のより低い膜が形成されるので、空格子点低密度膜５をＰＶＤ法で形成することが好ましい。
【００１９】
空格子点低密度膜５は、空格子点密度がめっき膜４の空格子点密度より低い膜であればよい。空格子点低密度膜５は金属から構成されているが、後述する配線８の配線抵抗の上昇を抑制するために、めっき膜４を構成している金属と同一の金属が好ましい。即ち、例えばめっき膜４がＣｕから構成されている場合には、空格子点低密度膜５をＣｕから構成することが好ましい。なお、必ずしもめっき膜４を構成している金属と同一の金属から空格子点低密度膜５を構成しなくともよい。
【００２０】
空格子点低密度膜５は一層であってもよいが、図５に示されるように第１の膜５ａ及び第２の膜５ｂ等から構成された積層構造のものであってもよい。ここで、空格子点低密度膜５が積層構造のものである場合には、空格子点低密度膜５全体の空格子点密度が、めっき膜４の空格子点密度よりも低ければよく、空格子点低密度膜５を構成する膜の中に空格子点密度がめっき膜４の空格子点密度よりも大きい膜が含まれていてもよい。
【００２１】
空格子点低密度膜５を形成した後、図４（ａ）に示されるように空格子点低密度膜５上に、例えばＰＶＤ法、ＣＶＤ法、電解めっき法、或いは無電解めっき法等により後述する熱処理時に空格子点低密度膜５を介してめっき膜４に圧縮応力を与える圧縮応力印加膜６を形成する（ステップ７）。
【００２２】
圧縮応力印加膜６の構成材料としては、例えばＡｌ、Ｔｉ、或いはＮｉ等の金属材料、ＴｉＮ等の金属含有材料、及びＳｉｘＮｙやＳｉＣ等の絶縁材料の少なくともいずれかが挙げられる。これらの中でも、空格子点低密度膜５及びめっき膜４がそれぞれＣｕから構成されている場合における空格子点低密度膜５等への拡散を抑制する面及び成膜し易さの面からＴｉ、ＴｉＮ、及びＳｉｘＮｙ等の少なくともいずれかが好ましい。なお、圧縮応力印加膜６の厚さは、めっき膜４に圧縮応力を与えることができる厚さであれば十分である。
【００２３】
圧縮応力印加膜６がめっき膜４により効果的に圧縮応力を与えることができるか否かは圧縮応力印加膜６の構成材料のみならず、圧縮応力印加膜６の成膜温度と後述する熱処理温度にも依存している。即ち、圧縮応力印加膜６の成膜温度が熱処理温度より低い場合には、熱処理を施すと、圧縮応力印加膜６は膨張するので、熱処理時にめっき膜４により効果的に圧縮応力を与えるためには、めっき膜４の構成材料より線膨張係数が小さい材料から圧縮応力印加膜６を形成する必要がある。また、圧縮応力印加膜６の成膜温度が熱処理温度より高い場合には、熱処理を施すと、圧縮応力印加膜６は収縮するので、熱処理時にめっき膜４により効果的に圧縮応力を印加するためには、めっき膜４の構成材料より線膨張係数が大きい材料から圧縮応力印加膜６を形成する必要がある。なお、本実施の形態での「線膨張係数」とは室温〜３００℃における線膨張係数を意味する。
【００２４】
圧縮応力印加膜６は一層であってもよいが、図６に示されるように第１の膜６ａ及び第２の膜６ｂ等から構成された積層構造のものであってもよい。ここで、圧縮応力印加膜６が積層構造のものである場合には、圧縮応力印加膜６全体として、めっき膜４に対して圧縮応力を与えることができればよく、圧縮応力印加膜６を構成する膜の中にめっき膜４に対して圧縮応力を与えることができない膜が含まれていてもよい。
【００２５】
また、圧縮応力印加膜６が積層構造のものである場合には、空格子点低密度膜５の構成材料の拡散を抑制するバリア機能を有する膜を少なくとも１層備えていることが好ましい。具体的には、空格子点低密度膜５に直接接触する膜（図６においては第１の膜６ａに相当する。）がバリア機能を有していることが好ましい。
【００２６】
圧縮応力印加膜６を形成した後、めっき膜４、空格子点低密度膜５、及び圧縮応力印加膜６等に熱処理（アニール）を施し、シード膜３及びめっき膜４の結晶を成長させて、図４（ｂ）に示されるように配線膜７を形成する（ステップ８）。
【００２７】
ウェハＷに熱処理を施した後、例えば化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により研磨して、ビアホール１ａ及び配線溝１ｂ内に存在するバリアメタル膜２、配線膜７がそれぞれ残るように、圧縮応力印加膜６、空格子点低密度膜５、並びに層間絶縁膜１上の不要なバリアメタル膜２及び配線膜７をそれぞれ除去する（ステップ９）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜７等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、図４（ｃ）に示されるようにビアホール１ａ及び配線溝１ｂ内にビアプラグを有する配線８が形成される。
【００２８】
本実施の形態では、めっき膜４上にめっき膜４の空格子点密度より低い空格子点密度を有する空格子点低密度膜５を形成した状態で、めっき膜４等に熱処理を施すので、配線８の初期ボイドを低減させることができるとともに配線８の信頼性を向上させることができる。即ち、空格子点低密度膜５の空格子点密度はめっき膜４の空格子点密度よりも低いので、めっき膜４上に空格子点低密度膜５を形成した状態で、熱処理を施すと、空格子点の密度勾配によりめっき膜４中の空格子点が空格子点低密度膜５中に拡散する。この結果、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点密度を低下させることができる。これにより、熱処理時においてめっき膜４のこの部分に発生するボイドを低減させることができるので、配線８の初期ボイドを低減させることができる。また、配線８形成後においては配線８中の空格子点密度は低下しているので、ストレスが集中した場合であっても、ボイドが形成され難い。これにより、配線８の信頼性を向上させることができる。
【００２９】
本実施の形態では、空格子点低密度膜５上にめっき膜４に対して圧縮応力を与える圧縮応力印加膜６を形成した状態で、めっき膜４等に熱処理を施すので、配線８の初期ボイドをより低減させることができるとともに配線８の信頼性をより向上させることができる。即ち、空格子点低密度膜５上に圧縮応力印加膜６を形成した状態で、熱処理を施すと、圧縮応力印加膜６の作用により空格子点低密度膜５を介してめっき膜４に対し圧縮応力が与えられるので、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点がめっき膜４の上部に向けて押し出される。この結果、ビアホール１ａ及び配線溝１ｂ内に埋め込まれためっき膜４の部分における空格子点密度をより低下させることができる。これにより、配線８中の初期ボイドをより低減させることができるとともに配線８の信頼性をより向上させることができる。
【００３０】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００３１】
【図１】実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。
【図２】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図３】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図４】（ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図５】実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【図６】実施の形態に係る他の半導体装置の模式的な製造プロセス図である。
【符号の説明】
【００３２】
Ｗ…半導体ウェハ、１…層間絶縁膜、１ａ…ビアホール、１ｂ…配線溝、４…めっき膜、５…空格子点低密度膜、６…圧縮応力印加膜、８…配線。
【特許請求の範囲】
【請求項１】
半導体基板上に、表面に凹部を有する絶縁膜を形成する工程と、
前記絶縁膜上に、前記凹部に埋め込まれるように第１の金属膜を形成する工程と、
前記第１の金属膜上に、前記第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成する工程と、
前記第１の金属及び前記第２の金属膜に熱処理を施す工程と、
前記第２の金属膜及び前記凹部に埋め込まれた部分以外の前記第１の金属膜を除去して、前記凹部内に配線を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の金属膜は、前記第１の金属膜を構成する金属と同一の金属から構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の金属膜を形成する工程と前記熱処理を施す工程との間に、前記第２の金属膜上に、前記熱処理時に前記第１の金属膜に対して圧縮応力を与える圧縮応力印加膜を形成する工程とをさらに備えることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記圧縮応力印加膜を構成する材料の線膨張係数が前記第１の金属膜を構成する金属の線膨張係数より小さい場合は、前記熱処理時の温度より低い温度で前記圧縮応力印加膜を成膜し、前記圧縮応力印加膜を構成する材料の線膨張係数が前記第１の金属膜を構成する金属の線膨張係数より大きい場合は、前記熱処理の温度より高い温度で前記圧縮応力印加膜を成膜することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記圧縮応力印加膜は、第２の金属膜を構成する金属の拡散を抑制するバリア機能を有する膜を備えていることを特徴とする請求項３乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板上に、表面に凹部を有する絶縁膜を形成する工程と、
前記絶縁膜上に、前記凹部に埋め込まれるように第１の金属膜を形成する工程と、
前記第１の金属膜上に、前記第１の金属膜の空格子点密度より低い空格子点密度を有する第２の金属膜を形成する工程と、
前記第１の金属及び前記第２の金属膜に熱処理を施す工程と、
前記第２の金属膜及び前記凹部に埋め込まれた部分以外の前記第１の金属膜を除去して、前記凹部内に配線を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の金属膜は、前記第１の金属膜を構成する金属と同一の金属から構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の金属膜を形成する工程と前記熱処理を施す工程との間に、前記第２の金属膜上に、前記熱処理時に前記第１の金属膜に対して圧縮応力を与える圧縮応力印加膜を形成する工程とをさらに備えることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記圧縮応力印加膜を構成する材料の線膨張係数が前記第１の金属膜を構成する金属の線膨張係数より小さい場合は、前記熱処理時の温度より低い温度で前記圧縮応力印加膜を成膜し、前記圧縮応力印加膜を構成する材料の線膨張係数が前記第１の金属膜を構成する金属の線膨張係数より大きい場合は、前記熱処理の温度より高い温度で前記圧縮応力印加膜を成膜することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記圧縮応力印加膜は、第２の金属膜を構成する金属の拡散を抑制するバリア機能を有する膜を備えていることを特徴とする請求項３乃至４のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−８１１３０（Ｐ２００７−８１１３０Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２６７０１１（Ｐ２００５−２６７０１１）
【出願日】平成１７年９月１４日（２００５．９．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１４日（２００５．９．１４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]