コンタクトプラグを形成する半導体素子形成プロセスでは、チタンまたはタンタルコンタクト層（３０）、窒化チタンバリア層（４０）、及びタングステンシード層をコンタクト開口部（２４）に順番に堆積させる。次に、コンタクトホール（２４）への充填を、コンタクト開口部の底面から上に向かって、銅層（６０）を電気メッキすることにより行なって、ボイドがコンタクト開口部（２４）内に形成されることがないようにする。全ての余分な材料をＣＭＰプロセスにより除去してコンタクトプラグ（７０）を形成し、この場合、ＣＭＰプロセスを使用して、コンタクト層／シード層／バリア層（３０，４０，５０）のうちの一つ以上の層を薄くする、または除去することもできる。
（もっと読む）

【課題】信頼性及び生産性が高い装置として得られる半導体装置及び生産性の高い半導体装置の製造方法を提供する。
【解決手段】半導体基板０上に形成された層間絶縁膜１０に設けられ、表面にバリアメタル層２が形成された溝にＣｕ配線１００が形成されてなる。これらの層により前記リード表面を被膜している。前記Ｃｕ配線１００は、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つを０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲で含有するＣｕ合金１で構成されている。 （もっと読む）

【課題】無線信号から生成できる電流値及び電圧値の範囲内で駆動できるメモリを搭載した半導体装置を提供することを課題とする。また、半導体装置製造後にデータの書き込みを行える追記型のメモリを提供することも課題とする。
【解決手段】絶縁表面を有する基板上にアンテナと、アンチヒューズ型のＲＯＭと、駆動回路とを形成する。アンチヒューズ型のＲＯＭを構成する一対の電極の間に、シリコン膜とゲルマニウム膜との積層を設ける。この積層を有するアンチヒューズ型のＲＯＭは、書き込み電圧のバラツキを低減することができる。 （もっと読む）

【課題】エッチング液の浸透による反射電極の侵食を回避でき、反射電極を透明導電層の縁まで拡大することができ、かつ生産性を向上することができる電気光学装置とその製造方法および電子機器を提供する。
【解決手段】基板上に絶縁層１４を形成する工程と、絶縁層１４上の一部に金属からなる反射電極２を形成する工程と、反射電極２上を含む絶縁層１４上を覆うように非晶質透明導電層を形成する工程と、反射電極２を加熱し、反射電極２上の非晶質透明導電層を選択的に結晶化して結晶化透明導電層３ｐを形成する工程と、反射電極２上の結晶化透明導電層３ｐを透明電極３として残しつつ絶縁層１４上の非晶質透明導電層をエッチングによって選択的に除去する工程と、を有する。 （もっと読む）

【課題】ボロン漏れの抑制とリーク電流増加の抑制とを同時に実現可能な、絶縁膜及びこの絶縁膜を備えた半導体装置と、絶縁膜の製造方法及び半導体装置の製造方法を提供する。
【解決手段】微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａと、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂとが半導体基板２上に積層されてなる積層膜からなり、積層膜の窒素濃度が１５原子％以上４０原子％以下の範囲であることを特徴とする半導体装置用の絶縁膜積層体３を採用する。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】第１導電膜の上に、ゾル・ゲル法により強誘電体膜２４を形成する工程と、強誘電体膜２４上に第１導電性酸化金属膜２５ｄを形成する工程と、第１導電性金属酸化膜２５ｄに対して第１のアニールを行う工程と、第１導電性酸化金属膜２５ｄ上に第２導電性酸化金属膜２５ｅを形成する工程と、第１導電膜２３、強誘電体膜２４、及び第２導電膜２５をパターニングしてキャパシタを形成する工程とを有し、第１導電性酸化金属膜２５ｄを形成する工程において、スパッタガスにおける酸素流量比が増大することにより強誘電体膜２４の強誘電体特性が向上することを利用し、強誘電体特性を酸素流量比で調節する半導体装置の製造方法による。 （もっと読む）

【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の特性を向上させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】第１導電膜２３の上に、少なくともゾル・ゲル法による成膜ステップを含む成膜方法により第１強誘電体膜２４ｂを形成する工程と、第１強誘電体膜２４ｂの上に、スパッタ法により第２強誘電体膜２４ｃを形成する工程と、第２強誘電体膜２４ｃの上に第２導電膜２５を形成する工程と、第１導電膜２３、第１、第２強誘電体膜２４ｂ、２４ｃ、及び第２導電膜２５をパターニングして、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ダマシン構造の多層配線およびＣｏＷＰ等の導電性バリア膜を有する半導体装置において、従来よりも電気特性に優れた半導体装置およびその製造方法を提供する。
【解決手段】下層配線１２に至るビア孔１７を開口する際、下層配線１２表面に残存する導電性バリア膜１３と下層配線１２との間で形成される反応層１４が除去される。よって、ビア１７下面と下層配線１２とが接合する界面において、導電性バリア膜１３と下層配線１２との間で形成される反応層１４が存在しないため、ビア抵抗を十分に下げることができる。 （もっと読む）

【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも１つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第１のＴｉＮ膜を形成するステップであって、第１のＴｉＮ膜はコンタクト開口部をライニングする（内側を覆う）ステップと、物理的気相堆積プロセスによって第２のＴｉＮ膜を形成するステップであって、第２のＴｉＮ膜は第１のＴｉＮ膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 （もっと読む）

【課題】配線溝および接続孔の内部に、良好な埋め込み形状を有するＣｕ膜を電解めっきにより形成する。
【解決手段】半導体装置の製造方法であって、半導体基板上に絶縁膜１１を形成する工程と、絶縁膜１１に配線溝および接続孔の少なくとも一方の被埋め込み領域１２を形成する工程と、被埋め込み領域１２上に、導電性を有し、かつ被埋め込み領域１２の内部を埋め込まない厚さの非晶質膜１５を形成する工程と、非晶質膜１５上に被埋め込み領域１２の内部を埋め込む厚さの導電膜１６をめっきにより形成する工程と、を有する。 （もっと読む）

【課題】本発明は、半導体素子の層間接続のための金属の拡散を効率よく防止できる半導体素子及びその製造方法を提供する。
【解決手段】本発明は、半導体基板１；前記半導体基板１上にダマシンパターンが形成された層間絶縁膜２、３；前記ダマシンパターン内に形成され、三元系物質であるＣｏＦｅＢからなる拡散防止膜４；前記拡散防止膜上に形成されるシード膜５；及び、前記シード膜上に充填される銅配線７を含む。 （もっと読む）

【課題】膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応を抑制してＭＩＭキャパシタの信頼性を向上することを目的とする。
【解決手段】ＭＩＭキャパシタ１１の少なくとも下部電極をスタッフト結晶構造を有する導電性金属窒化膜６から形成することにより、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応が抑制してＭＩＭキャパシタの信頼性を向上することができる。 （もっと読む）

【課題】ビットラインの抵抗を減らすための半導体素子のビットライン形成方法を提供する。
【解決手段】半導体素子のビットライン形成方法に関するものであり、所定の構造物が形成された半導体基板上にバリア金属膜を形成する段階と、バリア金属膜上に非晶質チタンカーボンニトリド膜を形成する段階と、ボロンガスが含まれた雰囲気で非晶質チタンカーボンニトリド膜上にタングステンシード層を形成する段階と、タングステンシード層上にタングステン膜を形成してビットラインを形成する段階を含む。 （もっと読む）

【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が、前記貫通孔２４内に埋め込まれたプラグ導電層２２と、該プラグ導電層２２上に埋め込まれた第２導電膜２１と、前記第２導電膜２１の表面部２１ａに形成されたアモルファス層とを有しており、前記プラグ２０表面のアモルファス層上に窒化チタン層１２が形成されている構成である。 （もっと読む）

【課題】プラグを介した導電接続構造を具備した半導体装置におけるデバイス構成層の結晶配向性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置１００は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０は、前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンを含む導電材料からなる第２導電膜２１が形成されており、前記第２導電膜２１上には、自己配向性を有する導電材料からなる窒化チタン層１２（第３導電膜）が形成されている。 （もっと読む）

【課題】下地層に対する導電層の密着性を向上させる。
【解決手段】基板Ｐ上に下地層Ｆ１を形成する工程と、金属微粒子及び分散安定剤を含む溶液を下地層Ｆ１上に塗布する工程と、塗布した溶液を加熱処理して導電層Ｆ２を形成する工程とを有する。塗布した溶液中の下地層Ｆ１との界面近傍における分散安定剤の量に基づいて、加熱処理を開始するまでの時間を設定する。 （もっと読む）

【課題】強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供する。
【解決手段】本発明にかかる強誘電体メモリ１００の製造方法は、基体の上方にチタンを構成元素として含む第１の金属層を形成する工程と、第１の金属層を窒化して窒素化合物からなる第１の配向制御層１２を形成する工程と、第１の配向制御層の上方にチタンを構成元素として含む第２の金属層を形成する工程と、第２の金属層を窒化して窒素化合物からなる第２の配向制御層１１２を形成する工程と、第２の配向制御層の上方に第１電極３２を形成する工程と、第１電極の上方に強誘電体層３４を形成する工程と、強誘電体層の上方に第２電極３６を形成する工程と、を含む。 （もっと読む）

【課題】強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供する。
【解決手段】
本発明にかかる強誘電体メモリ１００の製造方法は、絶縁層２６を形成する工程と、前記絶縁層を貫通するコンタクトホール２２を設ける工程と、コンタクトホールの側面および底面と、絶縁層の上方に配向制御層１２を形成する工程と、配向制御層の上方に導電層２０ａを成膜する工程と、絶縁層の上方において配向制御層が露出するように、導電層を研磨する工程と、配向制御層の上方に第１電極３２を形成する工程と、第１電極の上方に強誘電体層３４を形成する工程と、強誘電体層の上方に第２電極３６を形成する工程と、を含む。 （もっと読む）

【課題】シリコン−ゲルマニウム立体構造ＣＭＯＳにおいて、シリコンＣＭＯＳ素子とゲルマニウムＣＭＯＳ素子との間の局所配線を容易に形成する。
【解決手段】シリコンＣＭＯＳ素子を有するシリコン基板を準備し（１２）、該素子の上部に絶縁層を形成する（１４）。上記絶縁層を部分的に開口し（１６）、その上にゲルマニウム薄膜を形成する（１８）。アニール処理により、上記薄膜のゲルマニウムを流動化する（２４）。これにより、開口部に上記ゲルマニウムが流れ込み、該ゲルマニウムと上記シリコン基板および上記シリコンＣＭＯＳ素子との間に接点が形成される。さらに冷却することで、上記ゲルマニウムがＬＰＥ成長により結晶化される（２６）。そして、単結晶のゲルマニウム上にゲルマニウムＣＭＯＳ素子を形成する。 （もっと読む）

【課題】強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供する。
【解決手段】本発明にかかる強誘電体メモリ１００の製造方法は、（ａ）導電層２０を形成する工程と、（ｂ）導電層の表面をアモルファス化してアモルファス層を形成する工程と、（ｃ）導電層の上方に配向制御層１２を形成する工程と、（ｄ）配向制御層の上方に第１電極３２を形成する工程と、（ｅ）第１電極の上方に強誘電体層３４を形成する工程と、（ｆ）前記強誘電体層の上方に第２電極３６を形成する工程とを含む。 （もっと読む）