ボイドの無いコンタクトプラグ
コンタクトプラグを形成する半導体素子形成プロセスでは、チタンまたはタンタルコンタクト層（３０）、窒化チタンバリア層（４０）、及びタングステンシード層をコンタクト開口部（２４）に順番に堆積させる。次に、コンタクトホール（２４）への充填を、コンタクト開口部の底面から上に向かって、銅層（６０）を電気メッキすることにより行なって、ボイドがコンタクト開口部（２４）内に形成されることがないようにする。全ての余分な材料をＣＭＰプロセスにより除去してコンタクトプラグ（７０）を形成し、この場合、ＣＭＰプロセスを使用して、コンタクト層／シード層／バリア層（３０，４０，５０）のうちの一つ以上の層を薄くする、または除去することもできる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、半導体素子の分野に関する。一つの態様では、本発明はコンタクトプラグの形成に関する。
【背景技術】
【０００２】
半導体素子は通常、基板の上に、または基板の中に、フロントエンドオブライン（ｆｒｏｎｔ ｅｎｄ ｏｆ ｌｉｎｅ：ＦＥＯＬ）処理の一部として形成されるトランジスタ及びキャパシタのような素子構成要素を含む。更に、これらの素子構成要素を外部要素に接続するコンタクト、金属配線、及びビアのような配線構造は、バックエンドオブライン（ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ：ＦＥＯＬ）集積プロセスの一部として配設され、これにより、一つ以上の誘電体層がこれらの配線構造の中に、そしてこれらの配線構造の間に形成されて、これらの配線構造と素子構成要素とを電気的に絶縁する。最近まで、従来の金属堆積プロセスでは、コンタクトプラグ開口部への充填を、タングステン層または銅層を一つ以上の下地の副次層の上に堆積させることにより行なっていた。しかしながら、アスペクト比は、不揮発性メモリ（ＮＶＭ）素子のように、素子のサイズが小さくなるにつれて高くなっているので、コンタクトプラグを形成する既存のプロセスによって、コンタクトプラグが、ボイド（ｖｏｉｄｓ）たはコア（ｃｏｒｅｓ）が当該プラグ内に形成された状態で形成されてしまう場合が多い。これらのボイドは、従来の堆積プロセスによって、金属層がコンタクトプラグ開口部の内部に均一に形成されるのではなく、金属（例えば、タングステン）がコンタクトプラグ開口部の上側領域に相対的に厚く形成されて、ボイドまたはコアが下側領域に残ってしまうことから生じる。このような従来のプラグ形成プロセスの一つの例を、半導体素子１９を描いている図１に示し、この半導体素子１９では、コンタクトプラグを、誘電体層１１の開口部１２の中に、かつゲートまたはソース／ドレインのような素子構造１０の上に、タングステン層１５を一つ以上の副次層１３，１４（例えば、チタン及びＴｉＮ）の上に堆積させることにより形成して、タングステンがコンタクト開口部１２の上部に相対的に厚く形成され、これによりボイド領域１６がタングステン内に形成されるようになる。ボイドがコンタクトプラグの中に発生することにより、コンタクト抵抗が急激に大きくなってしまい、後続の処理工程のＣＭＰスラリー材料を捕獲してしまい、そして素子歩留まりが大幅に低下してしまう。タングステンを原子層堆積（ＡＬＤ）プロセスでコンフォーマル（ｃｏｎｆｏｒｍａｌ）に堆積させることによりボイドを無くそうとするこれまでの手法は、製造現場に導入するということができないが、その理由は、ＡＬＤプロセスでは、コンタクトプラグを充填するのに必要な厚さを提供するために非常に長い時間を要するからである。ボイドを無くそうとする他の手法では、異なる導電材料（例えば、銅）を、金属窒化物（例えば、窒化タンタル）のような一つ以上のバリア層材料の上に電気メッキしていた。しかしながら、これらの手法では、更に別の処理工程が必要になり、そしてコンタクト抵抗の上昇のような電気特性の低下を伴なう。更に、他の不具合が、コンタクトプラグを銅で形成しようとするこれまでの手法に関連して発生し、これらの不具合として、活性領域または層間誘電体への銅の拡散、及び／又は銅と下地の層（群）との層間接着性の低下を挙げることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、ボイドの無いコンタクトプラグを形成するプロセスを改善する必要がある。更に、フロントエンドオブラインプロセスに、効果的に、効率的に、かつ確実に組み入れることができるボイドの無いコンタクトプラグが必要になる。また、コンタクトプラグ形成プロセスを改善して、コンタクト抵抗を低くし、そして銅の拡散を低減する必要がある。更に、半導体プロセス及び素子を改善して、上に概要を説明したようなこの技術分野における問題を解決する必要がある。従来のプロセス及び技術の更に別の限界及び不具合は、この技術分野の当業者には、本出願の以下に示される図面及び詳細な説明を参照しながら精読することにより明らかになると思われる。
【課題を解決するための手段】
【０００４】
ボイドの無いコンタクトプラグを有する半導体素子を形成する方法及び装置について説明し、この半導体素子は、コンタクトプラグ開口部に、コンタクト層（例えば、Ｔｉ）、及びタングステン層を含む一つ以上の拡散バリア層を、プラグを電気メッキ銅で充填する前に連続的に堆積させることにより形成される。選択した実施形態では、初期コンタクト層を、チタンを堆積させることにより形成し、チタンは、下地のシリサイド層の上の自然酸化膜の形成を抑制するように作用する。窒化チタン層をコンタクト層の上に堆積させることにより、フッ素バリアを形成して、激しいフッ素反応が、タングステンバリア層を続いて形成している間に発生することを防止する。窒化チタンは、コンタクトプラグの銅拡散バリアとなって、続いて形成される銅が、窒化チタン層を通り抜けて拡散することを防止することもできる。薄いタングステンバリア層を堆積させることにより、シード層を形成して、次の銅の電気メッキ工程を行なう。種々の実施形態では、タングステンバリア層は、アモルファス構造または粒状構造を有するように形成することにより、銅拡散バリアとして作用させて、続いて形成される銅が当該バリアを通り抜けて下地の層群に拡散することを防止することができる。例えば、タングステンバリア層は、シリコンソース分解プロセス（例えば、ＷＦ６＋ＳｉＨ４）を使用することにより、アモルファス構造または粒状構造を有するように形成することができる。バリア層が例えば、約５０オングストロームよりも小さい粒子であるナノ結晶粒構造を有するアモルファス材料により形成される場合、金属イオンが、粒子材料を通り抜けて下地の層（群）に拡散することを防止するためにはさほど効果的ではない大きい粒子材料の拡散バリア特性と比較すると、この結晶構造によって、続いて堆積する金属イオンの拡散を低減または防止することができる。銅及びバリア層群を研磨した後、標準のＣＭＯＳ ＢＥＯＬ処理のようないずれかの所望のバックエンドオブライン処理を使用して、素子を完成させることができる。開示する方法及び装置によって、プラグのボイドが低減され、または無くなるので、製造歩留まり、特にコンタクトプラグアスペクト比が非常に高いＮＶＭ製品の製造歩留まりが向上するが、開示する手法は、プラグ内のボイドによって歩留まりが低下するどのような製品または技術にも使用することができる。
【図面の簡単な説明】
【０００５】
【図１】ボイドを有するコンタクトプラグが形成されている半導体素子の部分断面図。
【図２】コンタクト開口部が層間誘電体層に形成されて構成要素が露出している半導体素子の部分断面図。
【図３】チタン層をコンタクト開口部に入り込むように堆積させた後の図２に続く処理を示している図。
【図４】窒化チタンバリア層をコンタクト開口部に入り込むように堆積させた後の図３に続く処理を示している図。
【図５】タングステン層をコンタクト開口部に入り込むように堆積させた後の図４に続く処理を示している図。
【図６】コンタクト開口部への充填を、コンタクト金属プラグ材料をタングステン層に電気メッキすることにより行なった後の図４に続く処理を示している図。
【図７】余分なコンタクト金属、及び下地のバリア層のうちの一つ以上のバリア層の少なくとも一部を、化学的機械研磨工程で除去した後の図４に続く処理を示している図。
【図８】ボイドの無いコンタクトプラグを形成するプロセスを示すフロー図。
【発明を実施するための形態】
【０００６】
次に、本発明の種々の例示的な実施形態について、添付の図を参照しながら詳細に説明する。種々の詳細を以下の記述に示すが、本発明は、これらの特定の詳細を用いることなく実施することができ、そして非常に多くの実施形態特有の決定を、本明細書に記載される本発明に対して行なって、実施形態ごとに変化することになるプロセス技術の制約または設計関連制約に対する適合性のような素子設計者特有の目標を達成することができる。このような開発努力は煩雑であり、かつ非常に長い時間を要する可能性があるが、本開示の恩恵を受けることになるこの技術分野の当業者にとっては日常的な作業となると思われる。例えば、この詳細な説明の全体を通じて、所定の材料層を堆積させ、そして除去することにより、図示の半導体構造を形成していることに留意されたい。このような層を堆積させる、または除去する特定の手順が以下に詳述されることがない場合には、このような層を堆積させる、除去する、または適切な厚さに形成する従来手法を、この技術分野の当業者が想到すると考えられる。このような詳細は、公知であり、かつこの技術分野の当業者に、本発明を作製または使用する方法を教示するために必要であるとは考えられない。更に、選択される態様は、半導体素子の簡易断面図を参照しながら説明されるのであり、全ての素子の特徴または構造を含めることはせず、本発明が制限または不明瞭になるのを避けている。このような説明及び表現をこの技術分野の当業者が利用することにより、これらの説明及び表現の効果の内容がこの技術分野の当業者に対して説明され、そして伝達される。また、この詳細な説明の全体を通じて、これらの図における所定の構成要素を示して図を簡略かつ明瞭にし、そしてこれらの構成要素は必ずしも寸法通りには描かれていないことに留意されたい。例えば、これらの図におけるこれらの構成要素の幾つかの構成要素の寸法を、他の構成要素に対して誇張することにより、本発明の実施形態に対する理解を高め易くしている。更に、適切であると考えられる箇所では、参照番号をこれらの図面において繰り返し用いて、対応または類似する構成要素を指すようにしている。
【０００７】
図２から始めると、半導体素子２９の部分断面図が示され、この場合、コンタクト開口部２４が、基板２０及び一つ以上の素子構成要素２１，２２の上に形成される層間誘電体層（ＩＬＤ）２３に形成される。形成されるトランジスタ素子２１，２２のタイプによって変わるが、基板２０はバルクシリコン基板、単結晶シリコン（ドープトシリコンまたはアンドープトシリコン）、またはいずれかの半導体材料として実現することができ、半導体材料としては、例えばＳｉ，ＳｉＣ，ＳｉＧｅ，ＳｉＧｅＣ，Ｇｅ，ＧａＡｓ，ＩｎＡｓ，ＩｎＰ，だけでなく、他のＩＩＩ−Ｖ族化合物半導体、またはこれらの材料の組み合わせを挙げることができ、そして当該基板は適宜、バルクのハンドリングウェハ（ｂｕｌｋ ｈａｎｄｌｉｎｇ ｗａｆｅｒ）として形成することができる。更に、基板２０は、セミコンダクタオンインシュレータ（ＳＯＩ）構造の上部半導体層として、または異なる結晶方位を有するバルク領域及び／又はＳＯＩ領域により構成されるハイブリッド基板として実現することができる。
【０００８】
いずれかの所望のフロントエンドオブライン処理を使用して、素子構成要素２１，２２の各素子構成要素は、ＭＯＳＦＥＴトランジスタ、ダブルゲート完全空乏型セミコンダクタオンインシュレータ（ＦＤＳＯＩ）トランジスタ、ＮＶＭトランジスタ、キャパシタ、ダイオード、または基板１１の上に形成される他のいずれかの集積回路構成要素として形成することができる。図２に示す例示的な簡易素子では、第１素子構成要素２１はＭＯＳＦＥＴトランジスタであり、このＭＯＳＦＥＴトランジスタはその一部が、ゲート電極層により形成され、このゲート電極層は、基板２０のチャネル領域の上に形成され、かつチャネル領域から、ゲート誘電体によって絶縁され、更に当該ゲート電極層の上には、ソース／ドレイン領域を基板２０にイオン注入により形成している間に使用される一つ以上の側壁スペーサが形成される。第２素子構成要素２２もＭＯＳＦＥＴトランジスタとすることができる、または不揮発性メモリ（ＮＶＭ）素子のような別の構成要素とすることができ、このＮＶＭ素子は、チャネル領域及びＮＶＭゲート積層体を有し、このチャネル領域の上には、第１絶縁層またはトンネル誘電体が形成され、そしてＮＶＭゲート積層体は、浮遊ゲートと、浮遊ゲートの上に形成される制御誘電体層と、そして制御誘電体層の上に形成される制御ゲートと、を含む（別々には示していない）。図から分かるように、浮遊ゲート素子の他に、ナノクラスター素子、及びＳＯＮＯＳ（ｓｉｌｉｃｏｎ−ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ−ｓｉｌｉｃｏｎ：シリコン／酸化膜／窒化膜／酸化膜／シリコン）素子を含む他のタイプのＮＶＭ素子が設けられる。
【０００９】
基板２０の上に形成される素子構成要素２１，２２の特定のタイプに関係なく、これらの構成要素は、コンフォーマルまたはほぼコンフォーマルなエッチング停止層（図示せず）、及び配線形成前の一つ以上の層間誘電体層２３を素子構成要素２１，２２の上に、化学気相堆積法（ＣＶＤ）、プラズマ支援化学気相堆積法（ＰＥＣＶＤ）、物理気相堆積法（ＰＶＤ）、原子層堆積法（ＡＬＤ）、またはこれらの方法のいずれかの組み合わせにより、約５００〜１００００オングストロームの厚さにブランケット堆積させることにより電気的に絶縁されるが、他の厚さを使用することもできる。図から分かるように、層間誘電体層２３は、一つ以上の構成層により、例えば誘電体材料層を堆積させることにより形成することができる。他の構成層材料及び／又はプロセスを使用して、層間誘電体層２３を基板２０の上方に、例えばテトラエチルオルソシリケート（ＴＥＯＳ）、ホウリンケイ酸ガラス（ＢＰＳＧ）などにより形成される酸化膜層を堆積させる、または形成することにより形成することができる。層間誘電体層２３を形成して素子構成要素２１，２２の上部及び側部を完全に被覆した後、層２３を研磨して、図２に示すように、平坦化誘電体層とする。具体的には、化学的機械研磨工程を使用して層間誘電体層２３を研磨することができるが、他のエッチングプロセスを使用して誘電体層２３を平坦化してもよい。
【００１０】
コンタクト開口部２４は、ＩＬＤ２３を貫通してエッチングすることにより形成されて、基板２０に形成されるソース／ドレイン領域のような下地の素子構成要素が露出する。コンタクト開口部２４ａをＩＬＤ２３に形成することにより、素子構成要素２１，２２のゲート電極を露出させることもできることが分かるであろうが、本明細書において行なわれる説明では、基板２０の活性領域を露出させるコンタクト開口部２４に注目することとする。現時点で最先端の回路設計では、コンタクト開口部２４は、約１０００〜３０００オングストロームの幅、更に好ましくは約１５００オングストローム未満の幅を有することにより、約３：１を超えるアスペクト比（高さ：幅）、更に好ましくは少なくとも約６：１のアスペクト比が浮遊ゲートＮＶＭ素子に関して得られるが、次世代プロセス技術におけるアスペクト比はずっと高くなる。いずれかの所望のフォトリソグラフィ及び／又は選択エッチング技術を使用して、基板２０のソース／ドレイン領域の上の選択コンタクト領域を露出させるコンタクト開口部２４を形成することができるが、コンタクト開口部２４ａをゲート電極の上に位置させることもできる。例えば、コンタクト開口部２４は、保護マスク層を、コンタクトホール（図示せず）が画定されるＩＬＤ２３の上に堆積させ、そしてパターニングし、次に、露出したＩＬＤ２３に異方性エッチング（例えば、反応性イオンエッチング）を施して、コンタクト開口部側壁を形成するエッチングプロセスでコンタクト開口部２４を形成することにより形成することができる。別の実施形態では、３段階エッチングプロセスを使用し、このプロセスでは、ＩＬＤ２３の上に形成される保護マスク層（図示せず）の選択部分、平坦化されたＩＬＤ２３の選択部分、及び選択されたコンタクト領域（及び／又はゲート電極）の上に形成されるエッチング停止層（図示せず）の選択部分を除去する。予備工程として、フォトレジスト層（図示せず）を保護キャップ層の上に直接塗布し、そしてパターニングするが、多層マスク法を使用してコンタクト開口部２４の位置を画定することもできる。次に、保護キャップ層、ＩＬＤ層２３、及びエッチング停止層の露出部分を、Ｏ２，Ｎ２，またはフッ素含有ガスを使用する異方性反応性イオンエッチング（ＲＩＥ）プロセスのような適切なエッチャントプロセスを使用することにより除去して、コンタクト開口部２４をエッチングにより形成する。例えば、ＩＬＤ２３の材料に対して選択性を示す（炭素含有酸化膜をエッチングするために使用されるアルゴン、ＣＨＦ３、またはＣＦ４化学種のような）エッチングプロセスを使用して、ＩＬＤ２３の露出部分を貫通エッチングする。一つ以上の更に別のエッチングプロセス及び／又はアッシングプロセスを使用して、残りの全ての層をエッチングすることができる。
【００１１】
図３は、初期コンタクト層３０を少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図２に続く半導体素子３９の処理を示している。選択した実施形態では、初期コンタクト層３０は、タンタル層またはチタン層を堆積させることにより形成される。堆積したコンタクト層３０はコンタクト抵抗を、下地のシリサイド層の上に形成される自然酸化膜を抑制することにより下げるように作用する。初期コンタクト層３０は、半導体素子３９の上に、かつコンタクト開口部２４の側壁及び底面に、物理気相堆積（ＰＶＤ）プロセスを使用して、スパッタクリーニングプロセスの後に堆積させることができるが、ＣＶＤ，ＰＥＣＶＤ，ＡＬＤ、またはこれらの方法のいずれかの組み合わせのような他の堆積プロセスを使用してもよい。選択した実施形態では、初期コンタクト層３０は、チタンまたはタンタルを、約１０〜１０００オングストロームの厚さに、更に好ましくは約５０〜３００オングストロームの厚さに堆積させることにより形成されるが、他の厚さを使用することもできる。図から分かるように、初期コンタクト層３０の側壁厚さは、コンタクト開口部２４の上部表面で測定される初期コンタクト層の厚さよりも薄くなる。初期コンタクト層３０は、チタンにより形成することができるが、下地のシリサイド層に関するコンタクト抵抗を小さくし、そして／または下地のシリサイド層の上に形成される自然酸化膜を抑制するいずれかの適切な材料を、当該材料が接着接触機能を、下地のシリサイドと続いて形成される窒化チタン層との間で実現するために適する組成を有する限り、使用することができる。
【００１２】
図４は、第１拡散バリア層４０を初期コンタクト層３０の上に、少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図３に続く半導体素子４９の処理を示している。選択した実施形態では、第１拡散バリア層４０は、窒化チタン層を堆積させることにより形成される。堆積した窒化チタンは、銅拡散バリアとして作用して、銅が当該バリアを通り抜けて下地のコンタクト層３０及びシリサイドに拡散することを防止し、そしてフッ素バリアとしても作用して、激しいフッ素反応が、タングステンバリア層（以下に説明する）を続いて形成している間に発生することを防止することができる。窒化チタン層４０は、初期コンタクト層３０の上に、かつコンタクト開口部２４の側壁及び底面に、ＣＶＤ，ＰＥＣＶＤ，ＰＶＤ，ＡＬＤ、またはこれらの方法のいずれかの組み合わせにより、約２５〜１０００オングストローム、更に好ましくは約５０〜１００オングストロームの側壁厚さに堆積させることができるが、他の厚さを使用することもできる。ここでも同じように、第１拡散バリア層４０の側壁厚さは、コンタクト開口部２４の上部表面で測定される第１拡散バリア層４０の厚さよりも薄くなる。また、第１拡散バリア層４０は、窒化チタンにより形成することができるが、銅バリア及び／又はフッ素バリアとして作用するいずれかの適切な材料を、当該材料が接着機能を、下地のコンタクト層３０と、続いて形成されるタングステン層との間で実現するために適する組成を有する限り使用することができる。
【００１３】
図５は、シード層５０を第１拡散バリア層４０の上に、少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図４に続く半導体素子５９の処理を示している。選択した実施形態では、シード層５０はタングステン核形成層のような非常に導電性の高い金属であり、この金属は、金属シード層として、次の直接銅の電気メッキ工程が行なわれている間に作用する。しかしながら、金属シード層５０は、窒素を含む微量の不純物を含むことができる。種々の実施形態では、タングステンシード層５０は、アモルファス構造または粒状構造を有するように形成することにより銅拡散バリアとして作用して、続いて形成される銅が、当該バリアを通り抜けて下地の層群に拡散することを防止することができる。例えば、タングステンバリア層は、タングステンをコンタクト開口部２４の側壁及び底面に、物理気相堆積（ＰＶＤ）プロセス（例えば、反応性スパッタリング）のようないずれかの堆積プロセスを使用して堆積させることにより、アモルファス構造または粒状構造を有するように形成することができる。図から分かるように、他の堆積プロセスを使用してタングステンバリア層を、例えばシリコン含有ガス（例えば、シランまたはジクロロシラン）を使用し、シリコン含有ガスでタングステン含有ソース（例えば、ＷＦ６）を分解して形成することができ、この場合、タングステン含有ソースは水素を含む、または含まない（例えば、ＷＦ６＋ＳｉＨ４）。図から分かるように、シランの量がタングステン形成プロセスにおいて増加すると、タングステンの結晶構造のアモルファス化が進むので、金属イオンに対する拡散バリアの効果を更に高めることができ、例えば銅は、アモルファスタングステン層または粒状タングステン層のより小さい粒界を容易に通り抜けて拡散するということができない。しかしながら、タングステンシード／バリア層５０は、窒化チタン層４０の上に、かつコンタクト開口部２４の側壁及び底面に、約２５〜１０００オングストロームの側壁厚さに堆積させることができるが、タングステンでコンタクト開口部が充填されない場合には、他の厚さを使用することもできる。図から分かるように、タングステンシード／バリア層５０の側壁厚さは、コンタクト開口部２４の上部表面で測定されるタングステンシード／バリア層５０の厚さよりも薄くなる。また、シード／バリア層５０は、タングステンにより形成することができるが、いずれかの適切な材料を、当該材料が、後続の金属電気メッキプロセスのシード層となる、そして／またはバリア機能を実現して、続いて形成される金属が、下地の層３０，４０に拡散することを抑制または防止する限り使用することができる。
【００１４】
図６は、コンタクト開口部２４を底面から上に向かって、コンタクト金属プラグ材料６０をシード層５０に電気メッキすることにより充填した後の、図５に続く半導体素子６９の処理を示している。コンタクトフィルのアスペクト比が高い場合、ボトムアップフィルが、コンタクトフィルのバルクでプラグ内のコアリング（ｃｏｒｉｎｇ：芯をくりぬいた部分）またはボイドを無くすために望ましい。シード層５０がスパッタリングチャンバ内で形成される場合、半導体素子６９をスパッタリングチャンバから取り出して、金属をシード層５０に電気メッキする状態にする。シード層５０をほぼタングステンだけで形成する場合、大気中の酸化剤に曝されることによりタングステン上に容易に形成される自然酸化膜は、電気メッキ前に、従来の希フッ酸（ＨＦ）浸漬のようなプレクリーニングプロセスを使用することにより、または電気メッキ液を供給して自然酸化膜を除去することにより（例えば、逆極性電位を電気メッキ液に印加することにより）、除去しておくことができる。自然酸化膜をシード層５０から除去した後、銅層６０ａ〜６０ｆを堆積させてコンタクト開口部２４を底面から上に向かって電気メッキ銅６０で充填する。銅の電気メッキプロセスを使用することにより、第１銅層６０ａがコンタクト開口部２４の底面に形成され、続いて銅層６０ｂ〜６０ｆが連続的に形成される。選択した実施形態では、銅メッキを、いずれかの所望の銅の電気メッキプロセスを使用して行なう。銅の電気メッキプロセスは、コンタクト開口部２４全体が銅６０で充填されるまで、または銅６０がコンタクト開口部２４からはみ出すまで継続し、この時点で、電気メッキ銅６０をアニールすることができる。電気メッキプロセスを使用してコンタクト開口部２４への充填を底面から上に向かって行なうことにより、銅層６０ａ〜６０ｆのボイドまたはコアが無くなる、または少なくとも低減されるので、低抵抗コンタクトプラグ層６０が実現する。更に、電気メッキプロセスによって、銅イオンでコンタクト開口部２４の内側表面をメッキして、バリア層４０，５０で、銅イオンが当該バリア層を通り抜けて下地のコンタクト層３０、ＩＬＤ２３及び／又はシリサイド／基板２０に容易に拡散することを防止するようにする。
【００１５】
一体となって、初期コンタクト層３０、拡散バリア層４０、及びシード／バリア層５０がバリア／シード層を形成し、このバリア／シード層が接着接触機能を実現し、かつ下地のシリサイド表面における自然酸化膜を抑制する。更に、バリア／シード層は一つ以上の拡散バリア機能をコンタクトプラグに関して実現する。更に別の機能では、バリア／シード層はシード層機能を電気メッキ銅６０に関して実現する。初期コンタクト層３０、拡散バリア層４０、及びシード／バリア層５０は単一のプロセスチャンバ内で形成することにより、プロセス効率を、好ましくは連続プロセスにおいて高めることができるが、これらの層は、２つ以上のプロセスチャンバ内で形成することもできる。
【００１６】
図７は、化学的機械研磨工程を使用して余分な導電材料をコンタクト金属層６０から、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０までを上限として除去し、そして／または下地のバリア層３０，４０，５０の少なくとも一部分を含むようにして除去することにより、コンタクトプラグ７０を形成した後の、図６に続く半導体素子７９の処理を示している。選択した実施形態では、化学的機械研磨（ＣＭＰ）プロセスを使用してコンタクト金属層６０を、当該コンタクト金属層が、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０とほぼ同一平面になるまでポリッシュバックする。時限ＣＭＰプロセスまたはエンドポイントＣＭＰプロセスを使用することにより、余分な金属を除去して、金属プラグ７０のみをコンタクトホール２４に残す。図から分かるように、ＣＭＰ工程では、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０のうちの一つ以上のバリア層を除去して、コンタクトプラグ７０をコンタクト開口部２４内に孤立した状態で残す。選択した実施形態では、銅層６０、タングステンシード層５０、及び接着層３０，４０の上側部分はフィールド領域において研磨される。更に、または別の構成では、他のエッチバックプロセスを使用してコンタクトプラグ７０を平坦化してもよい。
【００１７】
図から分かるように、更に別の処理工程を使用することにより、半導体素子７９を形成して機能素子にする作業を完了させることができる。種々のフロントエンド処理工程（犠牲酸化膜形成工程、除去工程、絶縁領域形成工程、ゲート電極形成工程、エクステンションイオン注入工程、ハロイオン注入工程、スペーサ形成工程、ソース／ドレインイオン注入工程、アニール工程、シリサイド形成工程、及び研磨工程のような）の他に、素子構成要素を所望の態様で接続して所望の機能を実現する多層配線群）を形成する工程のような更に別のバックエンド処理工程を行なうことができる。従って、素子構成要素の形成を完了させるために使用される工程の特定の順番は、プロセス要件及び／又は設計要件によって変わり得る。
【００１８】
図８は、ボイドの無いコンタクトプラグを形成するプロセス８０を示すフロー図である。図示のように、プロセスは、コンタクト開口部を、絶縁層を貫通するように形成する、または絶縁層を貫通するようにエッチングにより形成することにより（工程８１）、下地の基板、ゲート、または電極コンタクト領域を露出させるところから始まる。コンタクト形成８１に続いて、バリア／シード層を、コンタクト層、拡散バリア層、及びシード層をコンタクト開口部内に順番に堆積させることにより形成する。まず、チタン層をコンタクト開口部に堆積させ（工程８２）、チタン層を使用して、下地のシリサイド上の自然酸化膜を抑制することにより、コンタクトプラグ内のコンタクト抵抗を小さくする。続いて、窒化チタン層をコンタクト開口部に、かつチタン層の上に堆積させ（工程８３）、窒化チタン層はバリア層として機能して下地の層をフッ素拡散及び／又は銅拡散から保護する。続いて、金属層（例えば、タングステン）をコンタクト開口部に、かつ窒化チタン層の上に堆積させ（工程８４）、金属層は、後続の銅の電気メッキ層の金属シード層として機能する。金属シード層が、アモルファス構造または結晶粒構造を有するタングステン層を堆積させることにより形成される場合、タングステン層はバリア層として機能して、下地の層を銅拡散から保護する。従って、バリア／シード層は、そのままの位置（ｉｎ−ｓｉｔｕ）で同じプロセスチャンバ内で行なわれる単一の形成プロセスにより形成することができるが、バリア／シード層は、別々のプロセス段階で形成することもできることを理解されたい。金属シード層を副次層の上に形成した（工程８４）後、基板を適宜、プレクリーニングし（図示せず）、次に、プラグを、適切な金属を電気メッキしてコンタクト開口部に充填する（工程８５）ことにより、ボイドの無いコンタクトプラグを形成する。例えば、プラグは、タングステン層に直接電気メッキされ、次に、アニールされる銅または他の金属により形成することができる。続いて、銅層及びシード／バリア層を研磨工程で平坦化し（工程８６）、その後、標準のＢＥＯＬ処理を使用して素子を完成させることができる。
【００１９】
これまでの説明から、コンタクトプラグを半導体構造に形成する方法を提示してきたことを理解されたい。当該方法の一つの形態では、半導体基板を設け、この基板の上に、誘電体層（例えば、層間誘電体層）を形成する。コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させた後、初期コンタクト層（例えば、チタンまたはタンタル）をコンタクト開口部に入り込むように堆積させる。続いて、バリア層（例えば、窒化チタン）を初期コンタクト層の上に、かつコンタクト開口部に入り込むように堆積させ、続いて、金属シード層（例えば、タングステン）をバリア層の上に、かつコンタクト開口部に入り込むように堆積させ、この場合、金属シード層は、ほぼアモルファスの構造、または例えば、約５０オングストローム以下のナノ結晶のような結晶粒構造を有する。金属シード層は、タングステン層を、物理気相堆積プロセスを使用して堆積させて、タングステン層をバリア層の上に、かつコンタクト開口部に入り込むようにスパッタ堆積させることにより形成することができ、またはＣＶＤにより、タングステン含有ソース（例えば、ＷＦ６）をシランで分解して、またはジクロロシランで分解してタングステン層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させることにより形成することができる。コンタクト層、バリア層、及びシード層をコンタクト開口部に形成した後、コンタクト開口部に金属材料を、コンタクト開口部の底面から上に向かって、例えば銅を金属シード層に電気メッキしてコンタクト開口部にボイドを形成することなく充填することにより充填する。一旦、コンタクト開口部への充填が行なわれると、コンタクト開口部の外側の全ての余分な導電材料を除去するが、この除去は、半導体構造を少なくとも金属シード層の位置まで下に向かって研磨することにより行なわれ、この研磨は、例えばＣＭＰプロセスを使用して、誘電体層の上に、かつコンタクト開口部の外側に形成される第２金属材料、金属シード層、バリア層、及び初期コンタクト層の全ての部分を除去することにより行なわれる。
【００２０】
別の形態では、導電構造を、部分的に形成された集積回路の開口部に形成する方法が提供される。説明したように、コンタクト開口部は、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる。コンタクト開口部では、初期金属層を、物理気相堆積プロセスを使用して例えば、チタンまたはタンタルをスパッタリングすることにより堆積させて、初期金属層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。続いて、金属窒化物層をコンタクト開口部の初期金属層の上に例えば、窒化チタンをＣＶＤにより堆積させることにより堆積させて、金属窒化物層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。金属窒化物層の上では、アモルファス金属シード層または粒状金属シード層をコンタクト開口部に堆積させて、アモルファス金属シード層または粒状金属シード層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。アモルファス金属シード層または粒状金属シード層は、タングステン層をコンタクト開口部に、物理気相堆積プロセスを使用して堆積させることにより形成することができ、またはタングステン層をコンタクト開口部に、ＷＦ６をシランで分解して、またはジクロロシランで分解して堆積させることにより形成することができる。これらの層が所定の位置に形成されると、銅をコンタクト開口部の少なくとも側面及び底面に電気メッキして、コンタクト開口部に充填する。続いて、化学的機械研磨プロセスを適用して、コンタクト開口部の外側に形成される電気メッキ銅、アモルファス金属シード層または粒状金属シード層、金属窒化物層、及び初期金属層の全ての部分を除去する。
【００２１】
更に別の形態では、コンタクトプラグを半導体構造に、まず、コンタクト開口部を誘電体層を貫通して形成して、下地の半導体素子のコンタクト領域を露出させることにより形成する方法が提供される。コンタクト開口部では、チタンコンタクト層を堆積させ、続いて、バリア層をチタンコンタクト層の上に、かつコンタクト開口部に入り込むように堆積させる。続いて、金属シード層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させる。例示的な実施形態では、金属シード層を、シリコン含有ガスを使用して形成し、シリコン含有ガスでタングステン含有ソースを分解して、アモルファスタングステン層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させる。これらの層が所定の位置に形成されると、コンタクト開口部を金属材料で、コンタクト開口部の底面から上に向かって、例えば銅を金属シード層に電気メッキしてコンタクト開口部にボイドを形成することなく充填することにより充填する。コンタクト開口部の外側の全ての余分な導電材料は、半導体構造を少なくとも金属シード層の位置まで下に向かって研磨することにより除去する。
【００２２】
本明細書において開示される記載の例示的な実施形態は、種々の半導体素子構造、及び同半導体素子構造を形成する方法に関するものであるが、本発明は、非常に広い範囲の半導体プロセス及び／又は素子に適用することができる本発明の新規の態様を示す例示的な実施形態に必ずしも制限されない。従って、本発明は、本明細書において提供される示唆の恩恵を受けるこの技術分野の当業者には明らかな異なる等価な態様で変更し、そして実施することができるので、上に開示される特定の実施形態は、単なる例示であり、かつ本発明に対する制限として捉えられるべきではない。例えば、本発明の方法は、本明細書に明示的に示される以外の材料を使用して適用することができる。更に、本発明は、本明細書に記載されるいずれの特定のタイプの集積回路にも制限されない。従って、これまでの説明は、本発明を、開示される特定の形態に制限するために行なわれるのではなく、それとは異なり、このような代替物、変形物、及び等価物を、添付の請求項により規定される本発明の思想及び範囲に含まれるものとして包含するために行なわれるのであり、この技術分野の当業者は、当業者が種々の変更、置き換え、及び修正を、本発明の最も広い形態における本発明の思想及び範囲から逸脱しない限り行なうことができることを理解すべきである。
【００２３】
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語、またはこれらの用語の他の全ての変形は包括的な意味で適用されるものであり、一連の要素を含む（ｃｏｍｐｒｉｓｅｓ）プロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。
【技術分野】
【０００１】
本発明は概して、半導体素子の分野に関する。一つの態様では、本発明はコンタクトプラグの形成に関する。
【背景技術】
【０００２】
半導体素子は通常、基板の上に、または基板の中に、フロントエンドオブライン（ｆｒｏｎｔ ｅｎｄ ｏｆ ｌｉｎｅ：ＦＥＯＬ）処理の一部として形成されるトランジスタ及びキャパシタのような素子構成要素を含む。更に、これらの素子構成要素を外部要素に接続するコンタクト、金属配線、及びビアのような配線構造は、バックエンドオブライン（ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ：ＦＥＯＬ）集積プロセスの一部として配設され、これにより、一つ以上の誘電体層がこれらの配線構造の中に、そしてこれらの配線構造の間に形成されて、これらの配線構造と素子構成要素とを電気的に絶縁する。最近まで、従来の金属堆積プロセスでは、コンタクトプラグ開口部への充填を、タングステン層または銅層を一つ以上の下地の副次層の上に堆積させることにより行なっていた。しかしながら、アスペクト比は、不揮発性メモリ（ＮＶＭ）素子のように、素子のサイズが小さくなるにつれて高くなっているので、コンタクトプラグを形成する既存のプロセスによって、コンタクトプラグが、ボイド（ｖｏｉｄｓ）たはコア（ｃｏｒｅｓ）が当該プラグ内に形成された状態で形成されてしまう場合が多い。これらのボイドは、従来の堆積プロセスによって、金属層がコンタクトプラグ開口部の内部に均一に形成されるのではなく、金属（例えば、タングステン）がコンタクトプラグ開口部の上側領域に相対的に厚く形成されて、ボイドまたはコアが下側領域に残ってしまうことから生じる。このような従来のプラグ形成プロセスの一つの例を、半導体素子１９を描いている図１に示し、この半導体素子１９では、コンタクトプラグを、誘電体層１１の開口部１２の中に、かつゲートまたはソース／ドレインのような素子構造１０の上に、タングステン層１５を一つ以上の副次層１３，１４（例えば、チタン及びＴｉＮ）の上に堆積させることにより形成して、タングステンがコンタクト開口部１２の上部に相対的に厚く形成され、これによりボイド領域１６がタングステン内に形成されるようになる。ボイドがコンタクトプラグの中に発生することにより、コンタクト抵抗が急激に大きくなってしまい、後続の処理工程のＣＭＰスラリー材料を捕獲してしまい、そして素子歩留まりが大幅に低下してしまう。タングステンを原子層堆積（ＡＬＤ）プロセスでコンフォーマル（ｃｏｎｆｏｒｍａｌ）に堆積させることによりボイドを無くそうとするこれまでの手法は、製造現場に導入するということができないが、その理由は、ＡＬＤプロセスでは、コンタクトプラグを充填するのに必要な厚さを提供するために非常に長い時間を要するからである。ボイドを無くそうとする他の手法では、異なる導電材料（例えば、銅）を、金属窒化物（例えば、窒化タンタル）のような一つ以上のバリア層材料の上に電気メッキしていた。しかしながら、これらの手法では、更に別の処理工程が必要になり、そしてコンタクト抵抗の上昇のような電気特性の低下を伴なう。更に、他の不具合が、コンタクトプラグを銅で形成しようとするこれまでの手法に関連して発生し、これらの不具合として、活性領域または層間誘電体への銅の拡散、及び／又は銅と下地の層（群）との層間接着性の低下を挙げることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、ボイドの無いコンタクトプラグを形成するプロセスを改善する必要がある。更に、フロントエンドオブラインプロセスに、効果的に、効率的に、かつ確実に組み入れることができるボイドの無いコンタクトプラグが必要になる。また、コンタクトプラグ形成プロセスを改善して、コンタクト抵抗を低くし、そして銅の拡散を低減する必要がある。更に、半導体プロセス及び素子を改善して、上に概要を説明したようなこの技術分野における問題を解決する必要がある。従来のプロセス及び技術の更に別の限界及び不具合は、この技術分野の当業者には、本出願の以下に示される図面及び詳細な説明を参照しながら精読することにより明らかになると思われる。
【課題を解決するための手段】
【０００４】
ボイドの無いコンタクトプラグを有する半導体素子を形成する方法及び装置について説明し、この半導体素子は、コンタクトプラグ開口部に、コンタクト層（例えば、Ｔｉ）、及びタングステン層を含む一つ以上の拡散バリア層を、プラグを電気メッキ銅で充填する前に連続的に堆積させることにより形成される。選択した実施形態では、初期コンタクト層を、チタンを堆積させることにより形成し、チタンは、下地のシリサイド層の上の自然酸化膜の形成を抑制するように作用する。窒化チタン層をコンタクト層の上に堆積させることにより、フッ素バリアを形成して、激しいフッ素反応が、タングステンバリア層を続いて形成している間に発生することを防止する。窒化チタンは、コンタクトプラグの銅拡散バリアとなって、続いて形成される銅が、窒化チタン層を通り抜けて拡散することを防止することもできる。薄いタングステンバリア層を堆積させることにより、シード層を形成して、次の銅の電気メッキ工程を行なう。種々の実施形態では、タングステンバリア層は、アモルファス構造または粒状構造を有するように形成することにより、銅拡散バリアとして作用させて、続いて形成される銅が当該バリアを通り抜けて下地の層群に拡散することを防止することができる。例えば、タングステンバリア層は、シリコンソース分解プロセス（例えば、ＷＦ６＋ＳｉＨ４）を使用することにより、アモルファス構造または粒状構造を有するように形成することができる。バリア層が例えば、約５０オングストロームよりも小さい粒子であるナノ結晶粒構造を有するアモルファス材料により形成される場合、金属イオンが、粒子材料を通り抜けて下地の層（群）に拡散することを防止するためにはさほど効果的ではない大きい粒子材料の拡散バリア特性と比較すると、この結晶構造によって、続いて堆積する金属イオンの拡散を低減または防止することができる。銅及びバリア層群を研磨した後、標準のＣＭＯＳ ＢＥＯＬ処理のようないずれかの所望のバックエンドオブライン処理を使用して、素子を完成させることができる。開示する方法及び装置によって、プラグのボイドが低減され、または無くなるので、製造歩留まり、特にコンタクトプラグアスペクト比が非常に高いＮＶＭ製品の製造歩留まりが向上するが、開示する手法は、プラグ内のボイドによって歩留まりが低下するどのような製品または技術にも使用することができる。
【図面の簡単な説明】
【０００５】
【図１】ボイドを有するコンタクトプラグが形成されている半導体素子の部分断面図。
【図２】コンタクト開口部が層間誘電体層に形成されて構成要素が露出している半導体素子の部分断面図。
【図３】チタン層をコンタクト開口部に入り込むように堆積させた後の図２に続く処理を示している図。
【図４】窒化チタンバリア層をコンタクト開口部に入り込むように堆積させた後の図３に続く処理を示している図。
【図５】タングステン層をコンタクト開口部に入り込むように堆積させた後の図４に続く処理を示している図。
【図６】コンタクト開口部への充填を、コンタクト金属プラグ材料をタングステン層に電気メッキすることにより行なった後の図４に続く処理を示している図。
【図７】余分なコンタクト金属、及び下地のバリア層のうちの一つ以上のバリア層の少なくとも一部を、化学的機械研磨工程で除去した後の図４に続く処理を示している図。
【図８】ボイドの無いコンタクトプラグを形成するプロセスを示すフロー図。
【発明を実施するための形態】
【０００６】
次に、本発明の種々の例示的な実施形態について、添付の図を参照しながら詳細に説明する。種々の詳細を以下の記述に示すが、本発明は、これらの特定の詳細を用いることなく実施することができ、そして非常に多くの実施形態特有の決定を、本明細書に記載される本発明に対して行なって、実施形態ごとに変化することになるプロセス技術の制約または設計関連制約に対する適合性のような素子設計者特有の目標を達成することができる。このような開発努力は煩雑であり、かつ非常に長い時間を要する可能性があるが、本開示の恩恵を受けることになるこの技術分野の当業者にとっては日常的な作業となると思われる。例えば、この詳細な説明の全体を通じて、所定の材料層を堆積させ、そして除去することにより、図示の半導体構造を形成していることに留意されたい。このような層を堆積させる、または除去する特定の手順が以下に詳述されることがない場合には、このような層を堆積させる、除去する、または適切な厚さに形成する従来手法を、この技術分野の当業者が想到すると考えられる。このような詳細は、公知であり、かつこの技術分野の当業者に、本発明を作製または使用する方法を教示するために必要であるとは考えられない。更に、選択される態様は、半導体素子の簡易断面図を参照しながら説明されるのであり、全ての素子の特徴または構造を含めることはせず、本発明が制限または不明瞭になるのを避けている。このような説明及び表現をこの技術分野の当業者が利用することにより、これらの説明及び表現の効果の内容がこの技術分野の当業者に対して説明され、そして伝達される。また、この詳細な説明の全体を通じて、これらの図における所定の構成要素を示して図を簡略かつ明瞭にし、そしてこれらの構成要素は必ずしも寸法通りには描かれていないことに留意されたい。例えば、これらの図におけるこれらの構成要素の幾つかの構成要素の寸法を、他の構成要素に対して誇張することにより、本発明の実施形態に対する理解を高め易くしている。更に、適切であると考えられる箇所では、参照番号をこれらの図面において繰り返し用いて、対応または類似する構成要素を指すようにしている。
【０００７】
図２から始めると、半導体素子２９の部分断面図が示され、この場合、コンタクト開口部２４が、基板２０及び一つ以上の素子構成要素２１，２２の上に形成される層間誘電体層（ＩＬＤ）２３に形成される。形成されるトランジスタ素子２１，２２のタイプによって変わるが、基板２０はバルクシリコン基板、単結晶シリコン（ドープトシリコンまたはアンドープトシリコン）、またはいずれかの半導体材料として実現することができ、半導体材料としては、例えばＳｉ，ＳｉＣ，ＳｉＧｅ，ＳｉＧｅＣ，Ｇｅ，ＧａＡｓ，ＩｎＡｓ，ＩｎＰ，だけでなく、他のＩＩＩ−Ｖ族化合物半導体、またはこれらの材料の組み合わせを挙げることができ、そして当該基板は適宜、バルクのハンドリングウェハ（ｂｕｌｋ ｈａｎｄｌｉｎｇ ｗａｆｅｒ）として形成することができる。更に、基板２０は、セミコンダクタオンインシュレータ（ＳＯＩ）構造の上部半導体層として、または異なる結晶方位を有するバルク領域及び／又はＳＯＩ領域により構成されるハイブリッド基板として実現することができる。
【０００８】
いずれかの所望のフロントエンドオブライン処理を使用して、素子構成要素２１，２２の各素子構成要素は、ＭＯＳＦＥＴトランジスタ、ダブルゲート完全空乏型セミコンダクタオンインシュレータ（ＦＤＳＯＩ）トランジスタ、ＮＶＭトランジスタ、キャパシタ、ダイオード、または基板１１の上に形成される他のいずれかの集積回路構成要素として形成することができる。図２に示す例示的な簡易素子では、第１素子構成要素２１はＭＯＳＦＥＴトランジスタであり、このＭＯＳＦＥＴトランジスタはその一部が、ゲート電極層により形成され、このゲート電極層は、基板２０のチャネル領域の上に形成され、かつチャネル領域から、ゲート誘電体によって絶縁され、更に当該ゲート電極層の上には、ソース／ドレイン領域を基板２０にイオン注入により形成している間に使用される一つ以上の側壁スペーサが形成される。第２素子構成要素２２もＭＯＳＦＥＴトランジスタとすることができる、または不揮発性メモリ（ＮＶＭ）素子のような別の構成要素とすることができ、このＮＶＭ素子は、チャネル領域及びＮＶＭゲート積層体を有し、このチャネル領域の上には、第１絶縁層またはトンネル誘電体が形成され、そしてＮＶＭゲート積層体は、浮遊ゲートと、浮遊ゲートの上に形成される制御誘電体層と、そして制御誘電体層の上に形成される制御ゲートと、を含む（別々には示していない）。図から分かるように、浮遊ゲート素子の他に、ナノクラスター素子、及びＳＯＮＯＳ（ｓｉｌｉｃｏｎ−ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ−ｓｉｌｉｃｏｎ：シリコン／酸化膜／窒化膜／酸化膜／シリコン）素子を含む他のタイプのＮＶＭ素子が設けられる。
【０００９】
基板２０の上に形成される素子構成要素２１，２２の特定のタイプに関係なく、これらの構成要素は、コンフォーマルまたはほぼコンフォーマルなエッチング停止層（図示せず）、及び配線形成前の一つ以上の層間誘電体層２３を素子構成要素２１，２２の上に、化学気相堆積法（ＣＶＤ）、プラズマ支援化学気相堆積法（ＰＥＣＶＤ）、物理気相堆積法（ＰＶＤ）、原子層堆積法（ＡＬＤ）、またはこれらの方法のいずれかの組み合わせにより、約５００〜１００００オングストロームの厚さにブランケット堆積させることにより電気的に絶縁されるが、他の厚さを使用することもできる。図から分かるように、層間誘電体層２３は、一つ以上の構成層により、例えば誘電体材料層を堆積させることにより形成することができる。他の構成層材料及び／又はプロセスを使用して、層間誘電体層２３を基板２０の上方に、例えばテトラエチルオルソシリケート（ＴＥＯＳ）、ホウリンケイ酸ガラス（ＢＰＳＧ）などにより形成される酸化膜層を堆積させる、または形成することにより形成することができる。層間誘電体層２３を形成して素子構成要素２１，２２の上部及び側部を完全に被覆した後、層２３を研磨して、図２に示すように、平坦化誘電体層とする。具体的には、化学的機械研磨工程を使用して層間誘電体層２３を研磨することができるが、他のエッチングプロセスを使用して誘電体層２３を平坦化してもよい。
【００１０】
コンタクト開口部２４は、ＩＬＤ２３を貫通してエッチングすることにより形成されて、基板２０に形成されるソース／ドレイン領域のような下地の素子構成要素が露出する。コンタクト開口部２４ａをＩＬＤ２３に形成することにより、素子構成要素２１，２２のゲート電極を露出させることもできることが分かるであろうが、本明細書において行なわれる説明では、基板２０の活性領域を露出させるコンタクト開口部２４に注目することとする。現時点で最先端の回路設計では、コンタクト開口部２４は、約１０００〜３０００オングストロームの幅、更に好ましくは約１５００オングストローム未満の幅を有することにより、約３：１を超えるアスペクト比（高さ：幅）、更に好ましくは少なくとも約６：１のアスペクト比が浮遊ゲートＮＶＭ素子に関して得られるが、次世代プロセス技術におけるアスペクト比はずっと高くなる。いずれかの所望のフォトリソグラフィ及び／又は選択エッチング技術を使用して、基板２０のソース／ドレイン領域の上の選択コンタクト領域を露出させるコンタクト開口部２４を形成することができるが、コンタクト開口部２４ａをゲート電極の上に位置させることもできる。例えば、コンタクト開口部２４は、保護マスク層を、コンタクトホール（図示せず）が画定されるＩＬＤ２３の上に堆積させ、そしてパターニングし、次に、露出したＩＬＤ２３に異方性エッチング（例えば、反応性イオンエッチング）を施して、コンタクト開口部側壁を形成するエッチングプロセスでコンタクト開口部２４を形成することにより形成することができる。別の実施形態では、３段階エッチングプロセスを使用し、このプロセスでは、ＩＬＤ２３の上に形成される保護マスク層（図示せず）の選択部分、平坦化されたＩＬＤ２３の選択部分、及び選択されたコンタクト領域（及び／又はゲート電極）の上に形成されるエッチング停止層（図示せず）の選択部分を除去する。予備工程として、フォトレジスト層（図示せず）を保護キャップ層の上に直接塗布し、そしてパターニングするが、多層マスク法を使用してコンタクト開口部２４の位置を画定することもできる。次に、保護キャップ層、ＩＬＤ層２３、及びエッチング停止層の露出部分を、Ｏ２，Ｎ２，またはフッ素含有ガスを使用する異方性反応性イオンエッチング（ＲＩＥ）プロセスのような適切なエッチャントプロセスを使用することにより除去して、コンタクト開口部２４をエッチングにより形成する。例えば、ＩＬＤ２３の材料に対して選択性を示す（炭素含有酸化膜をエッチングするために使用されるアルゴン、ＣＨＦ３、またはＣＦ４化学種のような）エッチングプロセスを使用して、ＩＬＤ２３の露出部分を貫通エッチングする。一つ以上の更に別のエッチングプロセス及び／又はアッシングプロセスを使用して、残りの全ての層をエッチングすることができる。
【００１１】
図３は、初期コンタクト層３０を少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図２に続く半導体素子３９の処理を示している。選択した実施形態では、初期コンタクト層３０は、タンタル層またはチタン層を堆積させることにより形成される。堆積したコンタクト層３０はコンタクト抵抗を、下地のシリサイド層の上に形成される自然酸化膜を抑制することにより下げるように作用する。初期コンタクト層３０は、半導体素子３９の上に、かつコンタクト開口部２４の側壁及び底面に、物理気相堆積（ＰＶＤ）プロセスを使用して、スパッタクリーニングプロセスの後に堆積させることができるが、ＣＶＤ，ＰＥＣＶＤ，ＡＬＤ、またはこれらの方法のいずれかの組み合わせのような他の堆積プロセスを使用してもよい。選択した実施形態では、初期コンタクト層３０は、チタンまたはタンタルを、約１０〜１０００オングストロームの厚さに、更に好ましくは約５０〜３００オングストロームの厚さに堆積させることにより形成されるが、他の厚さを使用することもできる。図から分かるように、初期コンタクト層３０の側壁厚さは、コンタクト開口部２４の上部表面で測定される初期コンタクト層の厚さよりも薄くなる。初期コンタクト層３０は、チタンにより形成することができるが、下地のシリサイド層に関するコンタクト抵抗を小さくし、そして／または下地のシリサイド層の上に形成される自然酸化膜を抑制するいずれかの適切な材料を、当該材料が接着接触機能を、下地のシリサイドと続いて形成される窒化チタン層との間で実現するために適する組成を有する限り、使用することができる。
【００１２】
図４は、第１拡散バリア層４０を初期コンタクト層３０の上に、少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図３に続く半導体素子４９の処理を示している。選択した実施形態では、第１拡散バリア層４０は、窒化チタン層を堆積させることにより形成される。堆積した窒化チタンは、銅拡散バリアとして作用して、銅が当該バリアを通り抜けて下地のコンタクト層３０及びシリサイドに拡散することを防止し、そしてフッ素バリアとしても作用して、激しいフッ素反応が、タングステンバリア層（以下に説明する）を続いて形成している間に発生することを防止することができる。窒化チタン層４０は、初期コンタクト層３０の上に、かつコンタクト開口部２４の側壁及び底面に、ＣＶＤ，ＰＥＣＶＤ，ＰＶＤ，ＡＬＤ、またはこれらの方法のいずれかの組み合わせにより、約２５〜１０００オングストローム、更に好ましくは約５０〜１００オングストロームの側壁厚さに堆積させることができるが、他の厚さを使用することもできる。ここでも同じように、第１拡散バリア層４０の側壁厚さは、コンタクト開口部２４の上部表面で測定される第１拡散バリア層４０の厚さよりも薄くなる。また、第１拡散バリア層４０は、窒化チタンにより形成することができるが、銅バリア及び／又はフッ素バリアとして作用するいずれかの適切な材料を、当該材料が接着機能を、下地のコンタクト層３０と、続いて形成されるタングステン層との間で実現するために適する組成を有する限り使用することができる。
【００１３】
図５は、シード層５０を第１拡散バリア層４０の上に、少なくともコンタクト開口部２４に入り込むように一体に形成した後の、図４に続く半導体素子５９の処理を示している。選択した実施形態では、シード層５０はタングステン核形成層のような非常に導電性の高い金属であり、この金属は、金属シード層として、次の直接銅の電気メッキ工程が行なわれている間に作用する。しかしながら、金属シード層５０は、窒素を含む微量の不純物を含むことができる。種々の実施形態では、タングステンシード層５０は、アモルファス構造または粒状構造を有するように形成することにより銅拡散バリアとして作用して、続いて形成される銅が、当該バリアを通り抜けて下地の層群に拡散することを防止することができる。例えば、タングステンバリア層は、タングステンをコンタクト開口部２４の側壁及び底面に、物理気相堆積（ＰＶＤ）プロセス（例えば、反応性スパッタリング）のようないずれかの堆積プロセスを使用して堆積させることにより、アモルファス構造または粒状構造を有するように形成することができる。図から分かるように、他の堆積プロセスを使用してタングステンバリア層を、例えばシリコン含有ガス（例えば、シランまたはジクロロシラン）を使用し、シリコン含有ガスでタングステン含有ソース（例えば、ＷＦ６）を分解して形成することができ、この場合、タングステン含有ソースは水素を含む、または含まない（例えば、ＷＦ６＋ＳｉＨ４）。図から分かるように、シランの量がタングステン形成プロセスにおいて増加すると、タングステンの結晶構造のアモルファス化が進むので、金属イオンに対する拡散バリアの効果を更に高めることができ、例えば銅は、アモルファスタングステン層または粒状タングステン層のより小さい粒界を容易に通り抜けて拡散するということができない。しかしながら、タングステンシード／バリア層５０は、窒化チタン層４０の上に、かつコンタクト開口部２４の側壁及び底面に、約２５〜１０００オングストロームの側壁厚さに堆積させることができるが、タングステンでコンタクト開口部が充填されない場合には、他の厚さを使用することもできる。図から分かるように、タングステンシード／バリア層５０の側壁厚さは、コンタクト開口部２４の上部表面で測定されるタングステンシード／バリア層５０の厚さよりも薄くなる。また、シード／バリア層５０は、タングステンにより形成することができるが、いずれかの適切な材料を、当該材料が、後続の金属電気メッキプロセスのシード層となる、そして／またはバリア機能を実現して、続いて形成される金属が、下地の層３０，４０に拡散することを抑制または防止する限り使用することができる。
【００１４】
図６は、コンタクト開口部２４を底面から上に向かって、コンタクト金属プラグ材料６０をシード層５０に電気メッキすることにより充填した後の、図５に続く半導体素子６９の処理を示している。コンタクトフィルのアスペクト比が高い場合、ボトムアップフィルが、コンタクトフィルのバルクでプラグ内のコアリング（ｃｏｒｉｎｇ：芯をくりぬいた部分）またはボイドを無くすために望ましい。シード層５０がスパッタリングチャンバ内で形成される場合、半導体素子６９をスパッタリングチャンバから取り出して、金属をシード層５０に電気メッキする状態にする。シード層５０をほぼタングステンだけで形成する場合、大気中の酸化剤に曝されることによりタングステン上に容易に形成される自然酸化膜は、電気メッキ前に、従来の希フッ酸（ＨＦ）浸漬のようなプレクリーニングプロセスを使用することにより、または電気メッキ液を供給して自然酸化膜を除去することにより（例えば、逆極性電位を電気メッキ液に印加することにより）、除去しておくことができる。自然酸化膜をシード層５０から除去した後、銅層６０ａ〜６０ｆを堆積させてコンタクト開口部２４を底面から上に向かって電気メッキ銅６０で充填する。銅の電気メッキプロセスを使用することにより、第１銅層６０ａがコンタクト開口部２４の底面に形成され、続いて銅層６０ｂ〜６０ｆが連続的に形成される。選択した実施形態では、銅メッキを、いずれかの所望の銅の電気メッキプロセスを使用して行なう。銅の電気メッキプロセスは、コンタクト開口部２４全体が銅６０で充填されるまで、または銅６０がコンタクト開口部２４からはみ出すまで継続し、この時点で、電気メッキ銅６０をアニールすることができる。電気メッキプロセスを使用してコンタクト開口部２４への充填を底面から上に向かって行なうことにより、銅層６０ａ〜６０ｆのボイドまたはコアが無くなる、または少なくとも低減されるので、低抵抗コンタクトプラグ層６０が実現する。更に、電気メッキプロセスによって、銅イオンでコンタクト開口部２４の内側表面をメッキして、バリア層４０，５０で、銅イオンが当該バリア層を通り抜けて下地のコンタクト層３０、ＩＬＤ２３及び／又はシリサイド／基板２０に容易に拡散することを防止するようにする。
【００１５】
一体となって、初期コンタクト層３０、拡散バリア層４０、及びシード／バリア層５０がバリア／シード層を形成し、このバリア／シード層が接着接触機能を実現し、かつ下地のシリサイド表面における自然酸化膜を抑制する。更に、バリア／シード層は一つ以上の拡散バリア機能をコンタクトプラグに関して実現する。更に別の機能では、バリア／シード層はシード層機能を電気メッキ銅６０に関して実現する。初期コンタクト層３０、拡散バリア層４０、及びシード／バリア層５０は単一のプロセスチャンバ内で形成することにより、プロセス効率を、好ましくは連続プロセスにおいて高めることができるが、これらの層は、２つ以上のプロセスチャンバ内で形成することもできる。
【００１６】
図７は、化学的機械研磨工程を使用して余分な導電材料をコンタクト金属層６０から、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０までを上限として除去し、そして／または下地のバリア層３０，４０，５０の少なくとも一部分を含むようにして除去することにより、コンタクトプラグ７０を形成した後の、図６に続く半導体素子７９の処理を示している。選択した実施形態では、化学的機械研磨（ＣＭＰ）プロセスを使用してコンタクト金属層６０を、当該コンタクト金属層が、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０とほぼ同一平面になるまでポリッシュバックする。時限ＣＭＰプロセスまたはエンドポイントＣＭＰプロセスを使用することにより、余分な金属を除去して、金属プラグ７０のみをコンタクトホール２４に残す。図から分かるように、ＣＭＰ工程では、ＩＬＤ２３の上に形成される下地のバリア層３０，４０，５０のうちの一つ以上のバリア層を除去して、コンタクトプラグ７０をコンタクト開口部２４内に孤立した状態で残す。選択した実施形態では、銅層６０、タングステンシード層５０、及び接着層３０，４０の上側部分はフィールド領域において研磨される。更に、または別の構成では、他のエッチバックプロセスを使用してコンタクトプラグ７０を平坦化してもよい。
【００１７】
図から分かるように、更に別の処理工程を使用することにより、半導体素子７９を形成して機能素子にする作業を完了させることができる。種々のフロントエンド処理工程（犠牲酸化膜形成工程、除去工程、絶縁領域形成工程、ゲート電極形成工程、エクステンションイオン注入工程、ハロイオン注入工程、スペーサ形成工程、ソース／ドレインイオン注入工程、アニール工程、シリサイド形成工程、及び研磨工程のような）の他に、素子構成要素を所望の態様で接続して所望の機能を実現する多層配線群）を形成する工程のような更に別のバックエンド処理工程を行なうことができる。従って、素子構成要素の形成を完了させるために使用される工程の特定の順番は、プロセス要件及び／又は設計要件によって変わり得る。
【００１８】
図８は、ボイドの無いコンタクトプラグを形成するプロセス８０を示すフロー図である。図示のように、プロセスは、コンタクト開口部を、絶縁層を貫通するように形成する、または絶縁層を貫通するようにエッチングにより形成することにより（工程８１）、下地の基板、ゲート、または電極コンタクト領域を露出させるところから始まる。コンタクト形成８１に続いて、バリア／シード層を、コンタクト層、拡散バリア層、及びシード層をコンタクト開口部内に順番に堆積させることにより形成する。まず、チタン層をコンタクト開口部に堆積させ（工程８２）、チタン層を使用して、下地のシリサイド上の自然酸化膜を抑制することにより、コンタクトプラグ内のコンタクト抵抗を小さくする。続いて、窒化チタン層をコンタクト開口部に、かつチタン層の上に堆積させ（工程８３）、窒化チタン層はバリア層として機能して下地の層をフッ素拡散及び／又は銅拡散から保護する。続いて、金属層（例えば、タングステン）をコンタクト開口部に、かつ窒化チタン層の上に堆積させ（工程８４）、金属層は、後続の銅の電気メッキ層の金属シード層として機能する。金属シード層が、アモルファス構造または結晶粒構造を有するタングステン層を堆積させることにより形成される場合、タングステン層はバリア層として機能して、下地の層を銅拡散から保護する。従って、バリア／シード層は、そのままの位置（ｉｎ−ｓｉｔｕ）で同じプロセスチャンバ内で行なわれる単一の形成プロセスにより形成することができるが、バリア／シード層は、別々のプロセス段階で形成することもできることを理解されたい。金属シード層を副次層の上に形成した（工程８４）後、基板を適宜、プレクリーニングし（図示せず）、次に、プラグを、適切な金属を電気メッキしてコンタクト開口部に充填する（工程８５）ことにより、ボイドの無いコンタクトプラグを形成する。例えば、プラグは、タングステン層に直接電気メッキされ、次に、アニールされる銅または他の金属により形成することができる。続いて、銅層及びシード／バリア層を研磨工程で平坦化し（工程８６）、その後、標準のＢＥＯＬ処理を使用して素子を完成させることができる。
【００１９】
これまでの説明から、コンタクトプラグを半導体構造に形成する方法を提示してきたことを理解されたい。当該方法の一つの形態では、半導体基板を設け、この基板の上に、誘電体層（例えば、層間誘電体層）を形成する。コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させた後、初期コンタクト層（例えば、チタンまたはタンタル）をコンタクト開口部に入り込むように堆積させる。続いて、バリア層（例えば、窒化チタン）を初期コンタクト層の上に、かつコンタクト開口部に入り込むように堆積させ、続いて、金属シード層（例えば、タングステン）をバリア層の上に、かつコンタクト開口部に入り込むように堆積させ、この場合、金属シード層は、ほぼアモルファスの構造、または例えば、約５０オングストローム以下のナノ結晶のような結晶粒構造を有する。金属シード層は、タングステン層を、物理気相堆積プロセスを使用して堆積させて、タングステン層をバリア層の上に、かつコンタクト開口部に入り込むようにスパッタ堆積させることにより形成することができ、またはＣＶＤにより、タングステン含有ソース（例えば、ＷＦ６）をシランで分解して、またはジクロロシランで分解してタングステン層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させることにより形成することができる。コンタクト層、バリア層、及びシード層をコンタクト開口部に形成した後、コンタクト開口部に金属材料を、コンタクト開口部の底面から上に向かって、例えば銅を金属シード層に電気メッキしてコンタクト開口部にボイドを形成することなく充填することにより充填する。一旦、コンタクト開口部への充填が行なわれると、コンタクト開口部の外側の全ての余分な導電材料を除去するが、この除去は、半導体構造を少なくとも金属シード層の位置まで下に向かって研磨することにより行なわれ、この研磨は、例えばＣＭＰプロセスを使用して、誘電体層の上に、かつコンタクト開口部の外側に形成される第２金属材料、金属シード層、バリア層、及び初期コンタクト層の全ての部分を除去することにより行なわれる。
【００２０】
別の形態では、導電構造を、部分的に形成された集積回路の開口部に形成する方法が提供される。説明したように、コンタクト開口部は、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる。コンタクト開口部では、初期金属層を、物理気相堆積プロセスを使用して例えば、チタンまたはタンタルをスパッタリングすることにより堆積させて、初期金属層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。続いて、金属窒化物層をコンタクト開口部の初期金属層の上に例えば、窒化チタンをＣＶＤにより堆積させることにより堆積させて、金属窒化物層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。金属窒化物層の上では、アモルファス金属シード層または粒状金属シード層をコンタクト開口部に堆積させて、アモルファス金属シード層または粒状金属シード層が、コンタクト開口部がほとんど開口された状態を維持しながら、コンタクト開口部の側面及び底面を覆うようにする。アモルファス金属シード層または粒状金属シード層は、タングステン層をコンタクト開口部に、物理気相堆積プロセスを使用して堆積させることにより形成することができ、またはタングステン層をコンタクト開口部に、ＷＦ６をシランで分解して、またはジクロロシランで分解して堆積させることにより形成することができる。これらの層が所定の位置に形成されると、銅をコンタクト開口部の少なくとも側面及び底面に電気メッキして、コンタクト開口部に充填する。続いて、化学的機械研磨プロセスを適用して、コンタクト開口部の外側に形成される電気メッキ銅、アモルファス金属シード層または粒状金属シード層、金属窒化物層、及び初期金属層の全ての部分を除去する。
【００２１】
更に別の形態では、コンタクトプラグを半導体構造に、まず、コンタクト開口部を誘電体層を貫通して形成して、下地の半導体素子のコンタクト領域を露出させることにより形成する方法が提供される。コンタクト開口部では、チタンコンタクト層を堆積させ、続いて、バリア層をチタンコンタクト層の上に、かつコンタクト開口部に入り込むように堆積させる。続いて、金属シード層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させる。例示的な実施形態では、金属シード層を、シリコン含有ガスを使用して形成し、シリコン含有ガスでタングステン含有ソースを分解して、アモルファスタングステン層をバリア層の上に、かつコンタクト開口部に入り込むように堆積させる。これらの層が所定の位置に形成されると、コンタクト開口部を金属材料で、コンタクト開口部の底面から上に向かって、例えば銅を金属シード層に電気メッキしてコンタクト開口部にボイドを形成することなく充填することにより充填する。コンタクト開口部の外側の全ての余分な導電材料は、半導体構造を少なくとも金属シード層の位置まで下に向かって研磨することにより除去する。
【００２２】
本明細書において開示される記載の例示的な実施形態は、種々の半導体素子構造、及び同半導体素子構造を形成する方法に関するものであるが、本発明は、非常に広い範囲の半導体プロセス及び／又は素子に適用することができる本発明の新規の態様を示す例示的な実施形態に必ずしも制限されない。従って、本発明は、本明細書において提供される示唆の恩恵を受けるこの技術分野の当業者には明らかな異なる等価な態様で変更し、そして実施することができるので、上に開示される特定の実施形態は、単なる例示であり、かつ本発明に対する制限として捉えられるべきではない。例えば、本発明の方法は、本明細書に明示的に示される以外の材料を使用して適用することができる。更に、本発明は、本明細書に記載されるいずれの特定のタイプの集積回路にも制限されない。従って、これまでの説明は、本発明を、開示される特定の形態に制限するために行なわれるのではなく、それとは異なり、このような代替物、変形物、及び等価物を、添付の請求項により規定される本発明の思想及び範囲に含まれるものとして包含するために行なわれるのであり、この技術分野の当業者は、当業者が種々の変更、置き換え、及び修正を、本発明の最も広い形態における本発明の思想及び範囲から逸脱しない限り行なうことができることを理解すべきである。
【００２３】
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語、またはこれらの用語の他の全ての変形は包括的な意味で適用されるものであり、一連の要素を含む（ｃｏｍｐｒｉｓｅｓ）プロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。
【特許請求の範囲】
【請求項１】
コンタクトプラグを半導体構造に形成する方法であって：
半導体構造を設ける工程と；
誘電体層を前記半導体構造の上に形成する工程と；
コンタクト開口部を、前記誘電体層を貫通して形成して下地の半導体素子のコンタクト領域を露出させる工程と；
初期コンタクト層を前記コンタクト開口部に入り込むように堆積させる工程と；
バリア層を前記初期コンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
タングステンシード層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
前記コンタクト開口部を金属材料で、前記コンタクト開口部の底面から上に向かって充填する工程と；
前記コンタクト開口部の外側の全ての余分な導電材料を、前記半導体構造を少なくとも前記タングステンシード層の位置まで下に向かって研磨することにより除去する工程と、
を含む、方法。
【請求項２】
前記初期コンタクト層を堆積させる工程は、チタン層またはタンタル層を前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項３】
前記バリア層を堆積させる工程は、窒化チタン層を前記初期コンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項４】
前記タングステンシード層を堆積させる工程は、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項５】
前記アモルファスタングステン層または粒状タングステン層を堆積させる工程は、物理気相堆積プロセスを使用して、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むようにスパッタ堆積させる工程を含む、請求項４記載の方法。
【請求項６】
前記アモルファスタングステン層または粒状タングステン層を堆積させる工程は、シリコン含有ガスを使用して、該シリコン含有ガスでタングステン含有ソースを分解することにより、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項４記載の方法。
【請求項７】
前記タングステンシード層は、アモルファス結晶構造または粒状結晶構造を有する、請求項１記載の方法。
【請求項８】
前記コンタクト開口部を充填する工程は、銅を前記タングステンシード層に電気メッキして前記コンタクト開口部に、ボイドを形成することなく充填する工程を含む、請求項１記載の方法。
【請求項９】
前記半導体構造を研磨する工程は、化学的機械研磨プロセスを使用して、前記誘電体層の上に、かつ前記コンタクト開口部の外側に形成される前記金属材料、前記タングステンシード層、前記バリア層、及び前記初期コンタクト層の全ての部分を除去する工程を含む、請求項１記載の方法。
【請求項１０】
導電構造を、部分的に形成された集積回路の開口部に形成する方法であって：
コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる工程と；
初期金属層を前記コンタクト開口部に、物理気相堆積プロセスを使用して堆積させる工程であって、前記初期金属層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記初期金属層を堆積させる工程と；
金属窒化物層を、前記初期金属層の上に、かつ前記コンタクト開口部に堆積させる工程であって、前記金属窒化物層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記金属窒化物層を堆積させる工程と；
アモルファス金属シード層を前記金属窒化物層の上に、かつ前記コンタクト開口部に堆積させる工程であって、前記アモルファス金属シード層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記アモルファス金属シード層を堆積させる工程と；
銅を前記コンタクト開口部の少なくとも前記側面及び前記底面に電気メッキして、前記コンタクト開口部に充填する工程と、
を含む、方法。
【請求項１１】
前記初期金属層を堆積させる工程は、チタンまたはタンタルをスパッタリングする工程を含む、請求項１０記載の方法。
【請求項１２】
前記金属窒化物層を堆積させる工程は、窒化チタンを堆積させる工程を含む、請求項１０記載の方法。
【請求項１３】
前記金属窒化物層を堆積させる工程は、窒化チタンを化学気相堆積法により堆積させる工程を含む、請求項１０記載の方法。
【請求項１４】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、物理気相堆積プロセスを使用して堆積させる工程を含む、請求項１０記載の方法。
【請求項１５】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、ＷＦ６をシランで分解して堆積させる工程を含む、請求項１０記載の方法。
【請求項１６】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、ＷＦ６をジクロロシランで分解して堆積させる工程を含む、請求項１０記載の方法。
【請求項１７】
更に、化学的機械研磨プロセスを適用して、前記コンタクト開口部の外側に形成される前記電気メッキ銅、前記アモルファス金属シード層、前記金属窒化物層、及び前記初期金属層の全ての部分を除去する工程を含む、請求項１０記載の方法。
【請求項１８】
コンタクトプラグを半導体構造に形成する方法であって：
コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる工程と；
チタンコンタクト層を前記コンタクト開口部に入り込むように堆積させる工程と；
バリア層を前記チタンコンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
金属シード層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
前記コンタクト開口部を金属材料で、前記コンタクト開口部の底面から上に向かって充填する工程と；
前記コンタクト開口部の外側の全ての余分な導電材料を、前記半導体構造を少なくとも前記金属シード層の位置まで下に向かって研磨することにより除去する工程と、
を含む、方法。
【請求項１９】
前記金属シード層を堆積させる工程は、シリコン含有ガスを使用し、該シリコン含有ガスでタングステン含有ソースを分解して、アモルファスタングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１８記載の方法。
【請求項２０】
前記コンタクト開口部を充填する工程は、銅を前記金属シード層に電気メッキして前記コンタクト開口部に、ボイドを形成することなく充填する工程を含む、請求項１８記載の方法。
【請求項１】
コンタクトプラグを半導体構造に形成する方法であって：
半導体構造を設ける工程と；
誘電体層を前記半導体構造の上に形成する工程と；
コンタクト開口部を、前記誘電体層を貫通して形成して下地の半導体素子のコンタクト領域を露出させる工程と；
初期コンタクト層を前記コンタクト開口部に入り込むように堆積させる工程と；
バリア層を前記初期コンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
タングステンシード層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
前記コンタクト開口部を金属材料で、前記コンタクト開口部の底面から上に向かって充填する工程と；
前記コンタクト開口部の外側の全ての余分な導電材料を、前記半導体構造を少なくとも前記タングステンシード層の位置まで下に向かって研磨することにより除去する工程と、
を含む、方法。
【請求項２】
前記初期コンタクト層を堆積させる工程は、チタン層またはタンタル層を前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項３】
前記バリア層を堆積させる工程は、窒化チタン層を前記初期コンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項４】
前記タングステンシード層を堆積させる工程は、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１記載の方法。
【請求項５】
前記アモルファスタングステン層または粒状タングステン層を堆積させる工程は、物理気相堆積プロセスを使用して、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むようにスパッタ堆積させる工程を含む、請求項４記載の方法。
【請求項６】
前記アモルファスタングステン層または粒状タングステン層を堆積させる工程は、シリコン含有ガスを使用して、該シリコン含有ガスでタングステン含有ソースを分解することにより、アモルファスタングステン層または粒状タングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項４記載の方法。
【請求項７】
前記タングステンシード層は、アモルファス結晶構造または粒状結晶構造を有する、請求項１記載の方法。
【請求項８】
前記コンタクト開口部を充填する工程は、銅を前記タングステンシード層に電気メッキして前記コンタクト開口部に、ボイドを形成することなく充填する工程を含む、請求項１記載の方法。
【請求項９】
前記半導体構造を研磨する工程は、化学的機械研磨プロセスを使用して、前記誘電体層の上に、かつ前記コンタクト開口部の外側に形成される前記金属材料、前記タングステンシード層、前記バリア層、及び前記初期コンタクト層の全ての部分を除去する工程を含む、請求項１記載の方法。
【請求項１０】
導電構造を、部分的に形成された集積回路の開口部に形成する方法であって：
コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる工程と；
初期金属層を前記コンタクト開口部に、物理気相堆積プロセスを使用して堆積させる工程であって、前記初期金属層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記初期金属層を堆積させる工程と；
金属窒化物層を、前記初期金属層の上に、かつ前記コンタクト開口部に堆積させる工程であって、前記金属窒化物層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記金属窒化物層を堆積させる工程と；
アモルファス金属シード層を前記金属窒化物層の上に、かつ前記コンタクト開口部に堆積させる工程であって、前記アモルファス金属シード層が、前記コンタクト開口部がほとんど開口された状態を維持しながら、前記コンタクト開口部の側面及び底面を覆う、前記アモルファス金属シード層を堆積させる工程と；
銅を前記コンタクト開口部の少なくとも前記側面及び前記底面に電気メッキして、前記コンタクト開口部に充填する工程と、
を含む、方法。
【請求項１１】
前記初期金属層を堆積させる工程は、チタンまたはタンタルをスパッタリングする工程を含む、請求項１０記載の方法。
【請求項１２】
前記金属窒化物層を堆積させる工程は、窒化チタンを堆積させる工程を含む、請求項１０記載の方法。
【請求項１３】
前記金属窒化物層を堆積させる工程は、窒化チタンを化学気相堆積法により堆積させる工程を含む、請求項１０記載の方法。
【請求項１４】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、物理気相堆積プロセスを使用して堆積させる工程を含む、請求項１０記載の方法。
【請求項１５】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、ＷＦ６をシランで分解して堆積させる工程を含む、請求項１０記載の方法。
【請求項１６】
前記アモルファス金属シード層を堆積させる工程は、タングステン層を前記コンタクト開口部に、ＷＦ６をジクロロシランで分解して堆積させる工程を含む、請求項１０記載の方法。
【請求項１７】
更に、化学的機械研磨プロセスを適用して、前記コンタクト開口部の外側に形成される前記電気メッキ銅、前記アモルファス金属シード層、前記金属窒化物層、及び前記初期金属層の全ての部分を除去する工程を含む、請求項１０記載の方法。
【請求項１８】
コンタクトプラグを半導体構造に形成する方法であって：
コンタクト開口部を、誘電体層を貫通して形成することにより、下地の半導体素子のコンタクト領域を露出させる工程と；
チタンコンタクト層を前記コンタクト開口部に入り込むように堆積させる工程と；
バリア層を前記チタンコンタクト層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
金属シード層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程と；
前記コンタクト開口部を金属材料で、前記コンタクト開口部の底面から上に向かって充填する工程と；
前記コンタクト開口部の外側の全ての余分な導電材料を、前記半導体構造を少なくとも前記金属シード層の位置まで下に向かって研磨することにより除去する工程と、
を含む、方法。
【請求項１９】
前記金属シード層を堆積させる工程は、シリコン含有ガスを使用し、該シリコン含有ガスでタングステン含有ソースを分解して、アモルファスタングステン層を前記バリア層の上に、かつ前記コンタクト開口部に入り込むように堆積させる工程を含む、請求項１８記載の方法。
【請求項２０】
前記コンタクト開口部を充填する工程は、銅を前記金属シード層に電気メッキして前記コンタクト開口部に、ボイドを形成することなく充填する工程を含む、請求項１８記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２０１０−５２４２６１（Ｐ２０１０−５２４２６１Ａ）
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願番号】特願２０１０−５０３１１１（Ｐ２０１０−５０３１１１）
【出願日】平成２０年３月１２日（２００８．３．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５６５６５
【国際公開番号】ＷＯ２００８／１２４２４２
【国際公開日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願日】平成２０年３月１２日（２００８．３．１２）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５６５６５
【国際公開番号】ＷＯ２００８／１２４２４２
【国際公開日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]