【課題】コンパクト・パッドの生成について改善された方法を提供する。
【解決手段】領域（５１）は、該領域の表面の少なくとも一部に伸長する区域（５１０）であって、該領域に対して選択的に除去することが可能な材料から形成される区域を作成するよう、局所的に変更される。該領域は、絶縁材料（７）で覆われており、該区域の表面に出現するオリフィス（９０）が、該絶縁材料内に形成される。該選択的に除去が可能である材料は、該区域に代わってキャビティ（５２０）を形成するように、該区域から、オリフィスを介して除去される。キャビティおよびオリフィスは、少なくとも１つの導電性材料（９１）で充填される。 （もっと読む）

【課題】 コンタクトホールの開口不良を改善することのできる半導体装置の製造方法およびこの方法によって形成される半導体装置を提供する。
【解決手段】 半導体基板１に形成された拡散層領域９，１０と、半導体基板１の上に形成されたゲート絶縁膜３と、ゲート絶縁膜３の上に形成されたゲート電極４と、ゲート電極４を被覆するシリコン窒化膜１１と、シリコン窒化膜１１を介しゲート電極４の少なくとも一部を被覆するようにして半導体基板１の上に形成された層間絶縁膜１２と、層間絶縁膜１２の中に形成されて拡散層領域９，１０に接続するコンタクトプラグ１３とを有する。コンタクトプラグ１３は、ゲート電極４の幅方向に所定の間隔をおいて並列したストライプ形状を有しており、このストライプ形状がゲート電極４によって分断されていることを特徴とする。 （もっと読む）

【課題】 安定的な垂直構造を有する保護膜を形成することでピクセルの作動不良を防止した薄膜保護膜の提供、及びこれを有する表示基板を提供する。
【解決手段】 基板に形成された薄膜の上面に形成され該薄膜を保護する保護膜において、前記保護膜は、前記薄膜と直接コンタクトされエッチングエージェント（ｅｔｃｈｉｎｇ ａｇｅｎｔ）によって第１エッチング率を有する第１保護膜と、前記第１保護膜の上面に形成され前記エッチングエージェントに対して第１エッチング率より高いエッチング率である第２エッチング率を有する第２保護膜とを有する。 （もっと読む）

【課題】貫通孔へのメッキ埋め込み方法及びメッキ装置において、メッキ埋め込み工程の前後に別プロセスを必要とせずに直接貫通孔に金属を埋め込み、また、埋め込み金属中にボイドの発生のない信頼性の高い貫通電極をより高速に形成することを可能とする。
【解決手段】貫通孔３を有する絶縁材料からなる基板１又は表面が絶縁された基板１にメッキを施して貫通孔３の内部に金属４を埋め込むメッキ埋め込み方法であって、第１工程では基板１の表面に金属薄膜２を形成し、第２工程では基板１の面Ａ側の電流密度と面Ｂ側の電流密度を異ならせて金属薄膜２にメッキを施し電流密度の高い側の面Ａの貫通孔３の開口部をメッキ金属４で塞ぎ、第３工程ではメッキ抑制剤及び又はメッキ促進剤を含むメッキ液を用いるとともに基板１の面Ａ側の電流密度と面Ｂ側の電流密度の高低を第２工程とは逆に設定してメッキを施し貫通孔３にメッキ金属４を埋め込む。 （もっと読む）

【課題】 サイドウォールのエッチングを抑えて、加工マージンを確保する。
【解決手段】 ゲート電極の側壁にサイドウォールを有するトランジスタを覆うように、下から順番に第１のシリコン窒化膜、第１のシリコン酸化膜、第２のシリコン窒化膜及び第２のシリコン酸化膜を形成する。トランジスタのソース・ドレイン領域とゲート電極の両方にまたがる領域に開口を有するフォトレジストをマスクとし、第２のシリコン窒化膜をエッチングストッパとして第２のシリコン酸化膜をドライエッチングし、第２のシリコン窒化膜をドライエッチングし、第１のシリコン窒化膜をエッチングストッパとして第１のシリコン酸化膜をドライエッチングし、第１のシリコン窒化膜をドライエッチングして、コンタクトホールを形成する。コンタクトホールに導電物質を埋め込むことにより、トランジスタのソース・ドレイン領域とゲート電極の両方に達するシェアードコンタクトを形成する。 （もっと読む）

【課題】コンタクトと該コンタクトの上側の配線とのショートマージンを稼いだ半導体装置を得ること。
【解決手段】半導体基板１上に形成される所定形状の第１層配線１０を含む第１の配線層８と、該第１の配線層８上に形成される層間絶縁膜１１と、該層間絶縁膜１１上に形成され、所定形状の第２層配線１５を含む第２の配線層１３と、第１層配線１０と第２層配線１５とを電気的に接続するコンタクト１２と、を備える半導体装置において、コンタクト１２は、所定の深さから上方に行くにしたがって積層方向におけるその断面形状が小さくなるように形成される。 （もっと読む）

本発明による半導体電力素子は、第１導電型を有する基板と、該第１導電型を有し且つ該基板の表面を覆ってこれと接触するエピタキシャル層とを含む。第１トレンチが該エピタキシャル層の内部に伸張してそこで終端する。陥没トレンチが該エピタキシャル層の表面から伸張し該エピタキシャル層を通って該基板の内部で終端する。該陥没トレンチは、該第１トレンチの横に間隔をおいて設けられ、該第１トレンチよりも広く且つ深く伸張する。該陥没トレンチは自身の側壁に沿ってのみ絶縁体によって裏打ちされることで、該陥没トレンチを充填する導電材料が該基板との電気的接続を該陥没トレンチの底部に沿ってなすと共に、相互接続層との電気的接触を該陥没トレンチの表面側に沿ってなす。
（もっと読む）

【課題】 チップサイズパッケージ型の半導体装置の製造方法において、熱的な負荷を起因とした電子デバイスの劣化を極力抑止する。
【解決手段】 半導体基板１０の一部を当該裏面から選択的にエッチングして開口部１０ｗを形成する。次に、開口部１０ｗを含む半導体基板１０の裏面上に、開口部１０ｗの底部で露出するパッド電極１２と接続された配線層１８を形成する。次に、配線層１８上に、当該配線層１８の一部を露出する保護層２１を形成する。次に、当該配線層１８の一部上に、スクリーン印刷法により銀ペースト２２ｐを形成する。次に、銀ペースト２２ｐを所定の温度でリフローすることにより、導電端子２２を形成する。最後に、ダイシングにより、半導体基板１０及びそれに積層された各層を複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する。 （もっと読む）

【課題】 キャパシタとビアコンタクトとのショートを防止することが困難であった。
【解決手段】 トランジスタＴｒは半導体基板１１の表面領域に形成されている。キャパシタＣｐはトランジスタの上方に形成され、第１の電極１７、第２の電極１９、及び前記第１、第２の電極の相互間に形成された誘電体膜１８とを有している。第１のコンタクト２４はキャパシタの側面部でキャパシタの少なくとも一部に近接して形成され、ソース／ドレイン領域の一方に接続されている。側壁絶縁膜２３は第１のコンタクト２４の側壁で、少なくともキャパシタＣｐに接して形成されている。 （もっと読む）

【課題】光近接効果に起因するトランジスタのゲート長ばらつきを抑制しうる半導体装置を提供する。
【解決手段】半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。そして、層間絶縁膜を貫通して、ゲート配線部Ｇ２２ａ〜Ｇ２２ｃに接続されるゲートコンタクトＣ２３ａ〜Ｃ２３ｃと、各ゲートコンタクトＣ２３ａ〜Ｃ２３ｃに接続される配線Ｍ２１とが設けられている。ゲートコンタクトＣ２３ａ〜Ｃ１３ｃの径Ｒは、ゲートポリシリコン膜Ｇ２０のゲート長Ｌよりも大きい。 （もっと読む）

【課題】 スタックコンタクトにおける接触抵抗を抑制させる。
【解決手段】 基板と、基板上に設けられた薄膜トランジスタと、該薄膜トランジスタの上層側に設けられた配線と、該配線と薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、第１の穴の底部から層間絶縁層を貫通して半導体層の表面に至り且つ第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、配線と半導体層とを層間絶縁層を介して接続するコンタクトホールとを備える。 （もっと読む）

【課題】生産性の低下を招くことなく、接続孔形成の際のリソグラフィにおける露光マージンを広げることが可能で、これにより歩留まり向上およびさらなる微細化が可能な半導体装置およびその製造方法を提供する。
【解決手段】基板上に設けられた下層配線３と、下層配線３を覆う第２層間絶縁膜５と、下層配線３に達する状態で第２層間絶縁膜５に設けられた接続孔５ａ内を導電性材料で埋め込んでなるビア７と、ビア７に接続された状態で第２層間絶縁膜５上にパターン形成された上層配線９とを備えた半導体装置において、接続孔５は、上層配線９の延設方向に長い開口形状を有しており、また上層配線９側から下層配線３側にかけて連続した傾斜角度θを有して開口径が狭くなるテーパ形状に整形されている。 （もっと読む）

【課題】 信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置は、層間絶縁膜１と、層間絶縁膜１内に形成された下部配線５と、層間絶縁膜１上に形成されたライナー膜１１と、ライナー膜１１上に形成された層間絶縁膜１２とを備えている。下部配線５に下部孔８が開口しており、ライナー膜１１および層間絶縁膜１２には下部孔８に繋がる上部孔１０が開口しており、下部孔８の口径ｄ₂は上部孔の口径ｄ₁よりも大きくなっている。さらに、下部孔８の内壁面に形成された導電膜１５と、上部孔１０の内壁面に沿って形成されたバリアメタル１３と、上部孔１０内および下部孔８内を埋めるように形成されたＣｕ膜１９とを備えている。導電膜１５はバリアメタル１３と同じ物質を含んでいる。 （もっと読む）

【課題】半導体装置の更なる微細化に対応可能な、微細化されたコンタクトが確実に形成された素子特性に優れ、歩留まりの良い半導体装置、およびその製造方法を得る。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を覆うエッチング保護膜を形成する工程と、前記エッチング保護膜を覆うように前記半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する工程と、前記導電性膜上にレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成する工程と、前記レジストマスクを除去する工程と、前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する工程と、を含む。 （もっと読む）

【課題】 貫通電極用の貫通孔の形成時間を短縮化することで生産性を向上させた半導体チップの製造方法を提供する。
【解決手段】 まず、第１の絶縁膜３をマスク部材としてシリコン基板１の上面側に第１のトレンチ７ａを例えばボッシュプロセスを用いて形成する。次に、第２の絶縁膜５をマスク部材としてシリコン基板１の裏面側に、第１のトレンチ７ａに連通する第２のトレンチ７ｂを同じくボッシュプロセスを用いて形成する。そして、これにより形成された貫通孔８内に絶縁膜を形成した後、その貫通孔８内に導電性材料を充填して貫通電極２を形成する。 （もっと読む）

【課題】 パターニングフリーの能動素子基板の提供。
【解決手段】 能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。導電膜２は、能動素子１から出力された電気信号を有限範囲内に伝達する。 （もっと読む）

【課題】 多層配線構造において、エレクトロマイグレーション耐性の向上及びより一層の微細化を図る。
【解決手段】 下層配線Ａは、第１のチタニウム膜１０２、第１の窒化チタン膜１０３、第１のＡｌ−Ｃｕ膜１０４、第２のチタニウム膜１０５及び第２の窒化チタン膜１０６からなる。ヴィアコンタクトＢは、第１の密着層１０９（チタニウム膜）、第２の密着層１１０（窒化チタン膜）及びタングステンプラグ１１１（タングステン膜）からなる。第２のチタニウム膜１０５及び第２の窒化チタン膜１０６には、ヴィアコンタクトＢの平面形状よりも小さい開口部が形成され、ヴィアコンタクトＢは開口部において第１のＡｌ−Ｃｕ膜１０４と接続している。第１及び第２の密着層１０９、１１０は、側壁部の下端から内側に張り出す張り出し部において、第２の窒化チタン膜１０６における開口部の周辺領域と接続している。 （もっと読む）