【課題】半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定する方法の提供。
【解決手段】二つの抵抗体３および４が間に絶縁膜を介して一部重なる段差上にコンタクトプラグ８ａ、８ｂ、１０ａおよび１０ｂが形成され、その上に金属配線層７、９ａ、９ｂ、１１ａおよび１１ｂが設けられている。この二つの抵抗体３と４との段差とは反対側の各抵抗体３および４の端部をそれぞれ、抵抗体３および４の端部が互いに対称となるように二つに分岐し、その二つの分岐部にそれぞれ、コンタクトプラグ８ａと８ｂの組および１０ａと１０ｂの組とをれぞれ介して各対応する金属配線層９ａ、９ｂ、１１ａおよび１１ｂにそれぞれ接続して２ヶ所から端子をとる平面レイアウトにしている。 （もっと読む）

【課題】デュアル・ストレス・ライナ・プロセスと共存できる逆テーパ・コンタクト構造を提供する。
【解決手段】半導体デバイスは、シリコン層と、該シリコン層中に電気的接続領域を有するトランジスタと、該電気的接続領域上に形成されかつ該領域と電気的に接触する導電性プラグとを有し、該プラグは該シリコン層から離れると内側に傾斜する側壁を有する。 （もっと読む）

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された、上下層の導電部材を電気的に接続する接続部材と、前記接続部材の側面の下側から一部に接して形成されたスペーサ膜と、前記接続部材と同じ層に形成された第１の絶縁膜と、前記接続部材の上面の一部と接して形成された配線と、前記接続部材の上面の一部、側面の上側から少なくとも一部、および前記配線の側面の一部に接して形成された第２の絶縁膜と、を有する。 （もっと読む）

【課題】高い耐電圧特性、および耐リーク特性を有する配線構造を備える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体素子が設けられた半導体基板と、前記半導体基板上に形成された第１の導電部材と、前記第１の導電部材と同じ層に形成された第１の絶縁膜と、前記第１の導電部材の上面の一部と接して形成された第２の導電部材と、前記第１の絶縁膜上に、前記第１の導電部材の上面の一部に接して形成された、前記第１の絶縁膜と実質的に同一の材料からなる第２の絶縁膜と、前記第２の絶縁膜上に、前記第２の導電部材の側面の一部と接して形成されたエッチングストッパ膜と、を有する。 （もっと読む）

【課題】ナンドフラッシュメモリ等のソース/ドレインコンタクトプラグを形成する半導体素子のコンタクトプラグ製造方法を提供する。
【解決手段】選択ラインＳＳＬとワードラインＷＬ０，ＷＬ１間の露出された半導体基板１０２に接合領域１１４ａ、１１４ｂを形成する段階と、選択ラインＳＳＬとワードラインＷＬ０，ＷＬ１上に第１の保護膜１２０を形成する段階と、第１の保護膜１２０上に絶縁層１２２を形成する段階と、選択ラインＳＳＬ間の第１の保護膜１２０が露出されるように選択ラインＳＳＬ間の絶縁層１２２にコンタクトホールＡを形成する段階と、コンタクトホール側壁に露出された第１の保護膜上に第２の保護膜１２４を形成する段階と、コンタクトホールＡ底面の第１の保護膜１２０を除去する段階、及びコンタクトホールＡに導電物質を形成して接合領域１１４ａ、１１４ｂと連結されるコンタクトプラグを形成する段階とを含む。 （もっと読む）

【課題】表面が微細かつ平坦な縦接続層を有し、イオン化層を有する記憶素子の下部電極として記録材料に適した材料を選択可能な構成を有する配線構造、およびこの配線構造を用いた記憶素子を提供する。
【解決手段】第１絶縁層１の溝１３内に縦接続層１４を形成する。縦接続層１４は、溝１３内に埋設された円柱状の基部１４Ａと、基部１４Ａよりも横断面積の小さな円柱状の上部１４Ｂと、円錐台形状の中間部１４Ｃとにより構成されている。第２絶縁層１５の表面と縦接続層１４の上部１４Ｂの表面とは共通の平坦面を形成している。縦接続層１４は下部電極を兼ねており、絶縁層１２および縦接続層１４の上部１４Ｂ上に記憶層１６および上部電極１７がこの順に積層されている。縦接続層１４の上部１４Ｂを微細な平坦面とすることができる一方、基部１４Ａを大径とすることができ，空隙が発生する虞がなくなり、表面の平坦性を確保できる。 （もっと読む）

【課題】配線間抵抗およびＳＩＶ発生率を低減することができる、半導体装置を提供する。
【解決手段】下層配線５上には、第２層間絶縁膜８が積層されている。第２層間絶縁膜８には、その上面から掘り下げて形成された第２溝９に、Ｃｕからなる上層配線１０が埋設されている。また、第２層間絶縁膜８には、上層配線１０の底面に接続され、Ｃｕを含む金属材料からなるビア１２が貫通形成されている。上層配線１０およびビア１２の底面および側面は、Ｃｕの拡散に対するバリア性を有する材料からなるバリア膜１３で連続して被覆されている。また、ビア１２は、その側面がバリア膜６，１３を介して下層配線５に接続されている。 （もっと読む）

【課題】効果的に切断できるヒューズ構造物を有する半導体装置及びその形成方法を提供する。
【解決手段】半導体装置は、基板１１０上に位置するヒューズ構造物１２０を含む。層間絶縁膜１３０は、ヒューズ構造物１２０を覆う。第１コンタクトプラグ１５１、第２コンタクトプラグ１５２及び第３コンタクトプラグ１５３が層間絶縁膜１３０を貫通して、ヒューズ構造物１２０に連結される。第１コンタクトプラグ１５１及び第２コンタクトプラグ１５２とそれぞれ電気的に連結される第１導電パターン１６１及び第２導電パターン１６２が層間絶縁膜上１３０に配置される。 （もっと読む）

【課題】コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法を提供する。
【解決手段】本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。このとき、蒸着方向は主表面と主表面に対する法線との間に位置する。それと共に、このコンタクト構造体の形成方法を用いた半導体素子の製造方法も提供される。 （もっと読む）

【課題】複数の異なる配線箇所に単一のコンタクト電極を形成した構造を有する半導体装置において、製造歩留まりを向上させる。
【解決手段】半導体基板１の主面の第１方向Ａに延在し、その主面上にゲート絶縁膜ＧＺ１を介して形成され、側壁にサイドウォールスペーサ５を備えたゲート電極ＧＥ３と、その側方下部である第１部分Ｊに達するソース／ドレイン領域ｐ１Ｊと、半導体基板１の主面を覆うようにして順に形成された、エッチング速度の異なる窒化シリコン膜６および酸化シリコン膜７を有する半導体装置であって、第１部分Ｊにおいて、ゲート電極ＧＥ３はサイドウォールスペーサ５に覆われておらず、ゲート電極ＧＥ３の上面、側面およびソース／ドレイン領域ｐ１Ｊは、シリサイド層４Ｊによって覆われることで電気的に接続され、シリサイド層４Ｊにはノードコンタクト電極ＮＣ２が電気的に接続されている。 （もっと読む）

【課題】 Ｃｕメッキ層におけるボイドの発生を抑制することにより、額縁領域が狭小化され、且つ配線の信頼性に優れたアレイ基板を提供する。
【解決手段】 表示部Ｈに薄膜トランジスタが形成されてなるアレイ基板である。薄膜トランジスタのソース領域１３Ａ及びドレイン領域１３Ｂにコンタクトホール１８を介してＣｕメッキ層１７ｂが電極として接続されている。コンタクトホール１８のアスペクト比は１以上である。コンタクトホール１８において、底部近傍にのみＣｕシード層１７ａが形成されている。 （もっと読む）

【課題】積層した導電体層を駆動回路などに接続する部分の製造効率を向上し、且つ信頼性を向上させること。
【解決手段】本発明の積層配線構造体は、導電体層と絶縁層とが交互に積層された積層部と、最上層の絶縁層から形成され導電体層それぞれに達し、側面が導電体層と絶縁膜を介して形成された複数のコンタクトと、を有している。また、コンタクトのうち少なくとも１つは、導電体層で区切られた複数の部分を有し、
上層の導電体層に区切られるコンタクトの内径より、下層の導電体層に接続されるコンタクトの開口部の内径が小さいことを特徴とすることもできる。 （もっと読む）

【課題】多層の配線構造を有する場合において、上層配線による開口部のカバレッジが低下するのを抑制することが可能な配線構造を提供する。
【解決手段】この配線構造１００は、配線３と、配線３上に形成されるとともに、ビア４ａを有する層間絶縁膜４と、層間絶縁膜４を覆うように形成されるとともに、ビア４ａと対応する領域に凹部６ａが形成された配線６と、配線６を覆うように形成されるとともに、ビア７ａを有する層間絶縁膜７と、層間絶縁膜７を覆うように形成された配線８とを備えている。そして、ビア７ａの内側面７ｂは、ビア４ａと対応する領域に配置されるとともに、上端部近傍７ｃの幅Ｗ３が下方から上方に向かって大きくなるような形状に形成されている。 （もっと読む）

本発明は、ウエハ貫通ビアホール（９）と少なくとも第１の導電性コーティング（２５）とによって形成されていてウエハ（３）を貫通しているウエハ貫通ビア（７）を含むウエハ（３）を提供する。ウエハ貫通ビアホール（９）の狭窄部（２３）を除けば実質的に垂直の側壁（１１）は、ウエハ上の小さな領域を占める信頼し得るウエハ貫通ビア（７）を提供する。ウエハ（３）は好ましくはシリコンのような半導体材料またはガラスセラミックで造られている。そのようなウエハ（３）の製造方法が述べられている。
（もっと読む）

【課題】表面側に形成される素子を微細化し、バイアホール加工を高速化することができる半導体装置の製造方法を得る。
【解決手段】炭化ケイ素基板１１の表面にアルミ窒化ガリウム／窒化ガリウム層１２（III−Ｖ族窒化物半導体層）を形成する。塩素系ガス（第１のガス）を用いて表面側からアルミ窒化ガリウム／窒化ガリウム層１２をドライエッチングすることで表面バイアホール１４を形成する。弗素系ガス（第２のガス）を用いて裏面側から炭化ケイ素基板１１をドライエッチングすることで、表面バイアホール１４に繋がる裏面バイアホール１８を形成する。 （もっと読む）

【課題】配線トラックの無駄なく、上下の導電線の交点に複数のビアを配置する。
【解決手段】本発明の例に係る半導体集積回路は、第１方向に延びる第１導電線１１と、第１導電線１１上に配置され、第１方向に交差する第２方向に延びる第２導電線１２と、第１導電線１１の第１コンタクト部Ｐ１と第２導電線１２の第２コンタクト部Ｐ２とを接続する第１ビア１３と、第１導電線１１の第３コンタクト部Ｐ３と第２導電線１２の第４コンタクト部Ｐ４とを接続する第２ビア１４とを備える。第１及び第３コンタクト部Ｐ１，Ｐ３は、第１方向に並んで配置され、第２及び第４コンタクト部Ｐ２，Ｐ４は、第２方向に並んで配置される。 （もっと読む）

本発明は、前面および後面を備えた基板を有するマイクロメカニカル素子に関する。前面は機能構造を有し、該機能構造はコンタクト領域において後面と電気的に接触接続しており、基板はコンタクト領域において少なくとも１つのコンタクトホールを有し、該コンタクトホールは後面側から基板内へと延在している。さらに本発明は、マイクロメカニカル素子の製造方法に関する。
（もっと読む）

【課題】回路素子にダメージをあまり与えることなく配線を形成する技術を提供する。
【解決手段】半導体モジュールの製造方法において、絶縁層１６の一方の面上に導電性バンプ２０を形成する第１の工程と、絶縁層１６の他方の面から導電性バンプ２０を露出させる第２の工程と、導電性バンプ２０の露出した箇所および絶縁層１６の他方の面上に第１の配線層１８を設ける第３の工程と、回路素子が形成された半導体基板であって、基板の表面に電極が形成されている半導体基板を用意する第４の工程と、第３の工程により第１の配線層１８が設けられた導電性バンプ２０と、電極とを対向させた状態で、絶縁層１６と半導体基板とを圧着して導電性バンプ２０を絶縁層１６に埋め込む第５の工程と、を含む。 （もっと読む）

【課題】貫通電極と導電性パッドとを電気的に連結すると同時に、貫通電極と半導体基板とを絶縁させることによって信頼性を高めた半導体パッケージを提供する。
【解決手段】第１面１０５１及び第２面１０５２を持つ半導体基板１０５と、半導体基板１０５の第１面上１０５１の層間絶縁層１１５と、層間絶縁層１１５の一部分上の導電性パッド１２０と、第２面１０５２から半導体基板１０５を貫通して伸張する第１部分、及び第１部分から層間絶縁層１１５を貫通して導電性パッド１２０と電気的に連結された第２部分を備える貫通電極１５５と、半導体基板１０５から貫通電極１５５の第１部分を分離するスペーサ絶縁層１４５と、を備える。 （もっと読む）

【課題】ビット線コンタクト材料膜を直接にエッチングしてビット線コンタクトプラグを形成する方法を提供する。
【解決手段】方法は、ゲート構造と、基板内にありゲート構造の両側に隣接するソース／ドレインを備えるトランジスタを含む基板を設ける段階、基板の上に導電膜を形成し、導電膜の上にビット線コンタクト材料膜を形成し、ビット線コンタクト材料膜にハードマスク膜を形成する段階、導電膜をエッチングストップ膜として用い第一エッチング工程を行い、ハードマスク膜とビット線コンタクト材料膜をエッチングし、ソース／ドレインの上にビット線コンタクトプラグを形成する段階からなる。 （もっと読む）