【課題】 コンタクトホール側壁に形成するスペーサ用絶縁膜がシリコン基板と接触しない構成とし、且つＲＩＥ加工工数を低減する。
【解決手段】 ＮＡＮＤフラッシュメモリで、メモリセル領域２のゲート電極５、５間のコンタクトホール８と周辺回路領域３の高耐圧トランジスタ６のコンタクトホール９とに、層間絶縁膜２０の側壁にスペーサとしてのシリコン窒化膜２１を形成する構成である。シリコン窒化膜２１の下端部は、シリコン基板１との間に、シリコン酸化膜１７もしくは１８を介在させている。シリコン基板１へのストレスを緩和してゲート酸化膜の電子トラップを低減する。また、シリコン窒化膜のＲＩＥ加工回数を減らすことができる。 （もっと読む）

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ）犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第１層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。 （もっと読む）

本方法及び装置は、化学式Ｃ_aＦ_bを有する第１のガス及び化学式Ｃ_xＨ_yＦ_zを有する第２のガスの混合物（ただし、ａ/ｂ≧２/３、ｘ/ｚ≧１/２である）に基づくプラズマの使用を通して半導体及び誘電体基板をエッチングするために提供される。この混合物は、磁気的に増強された反応性イオンチャンバ内に維持された低または中密度プラズマにおいて用いられ、優れたコーナー層の選択性、ホトレジストの選択性、下層の選択性及びプロファイルと底部のＣＤ制御を示すプロセスを提供する。第１と第２のガスのパーセンテージは、ドープされない酸化物膜をエッチングするプラズマまたはこのような膜上でエッチング停止を与えるために、エッチング中に変えることができる。
（もっと読む）

【課題】 シリコンを含むＮ型の導電領域と直接接続される導電パターンの形成時に、Ｎ型の導電領域と接続される部分のコンタクト抵抗の増大を防止し、バリア膜の厚さ増大に伴う導電パターンの寄生容量の増大を防止できる半導体素子の製造方法を提供すること。
【解決手段】 シリコンを含むＮ型の導電領域（２０７）にＮ型の不純物をドープして、Ｎ型の高濃度不純物拡散領域（２１２）を形成する工程と、ＣＶＤ法を用いて高濃度不純物拡散領域（２１２）上にバリア用第１金属膜を蒸着し、高濃度不純物拡散領域（２１２）のシリコンと前記第１金属膜の金属とを反応させて、高濃度不純物拡散領域（２１２）と前記第１金属膜との間の界面に金属シリサイドを形成する工程、前記第１金属膜上に導電膜を形成する工程、及び、前記導電膜と前記第１金属膜とを選択的にエッチングして、導電パターンを形成する工程を含む。 （もっと読む）

【課題】 ｛１００｝シリコン基板からなる半導体基板の表裏面を電気的に接続する、半導体基板に対して垂直な貫通孔を、非常に容易な方法で形成する。
【解決手段】 表面に保護膜が形成された｛１００｝シリコン基板に、保護膜を取り除くことにより所定の領域以上の大きさの半導体表面開口部を形成し、開口部にレーザ加工により、所定の領域よりも小さい内径の貫通孔を形成した後、貫通孔を異方性エッチングによって内径を拡大し、内径が該所定の大きさになった時に該エッチングを終了する。これにより基板表面より貫通孔内面に向かって逆テーパ形状の｛１１１｝結晶面を析出する事なく所定の大きさの貫通孔を形成することができるとともに、レーザ加工によって加工孔周囲および内部に発生するドロスやデブリス等を消滅させ、かつ貫通孔内面が非常に滑らかな結晶面で形成された、高品位の貫通孔を実現する事が可能である。 （もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）

半導体基板は、共通の誘電層を有する垂直相互接続部および垂直キャパシタの両方を備えている。基板は、アセンブリを形成するために更なるデバイスと適切に組み合わせることができる。基板は、一方の面を第１のステップを含むエッチング処理で形成した後、基板の他方の面を第２のステップを含む処理で形成することができる。
（もっと読む）