【課題】シリサイド技術を用いなくても抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】トランジスタを覆うＢＰＳＧ膜８を形成する。次に、ＢＰＳＧ膜８上にＢＰＳＧ膜９を形成する。ＢＰＳＧ膜８中のＢ濃度は、ＢＰＳＧ膜９中のＢ濃度の５倍程度高いものとする。次いで、ゲート電極を境にしてＢＰＳＧ８膜をソース拡散層４１側の部分とドレイン拡散層４２側の部分とに分離する。その後、ＢＰＳＧ膜８及び９にソース拡散層４１まで到達するコンタクトホール２１を形成する。続いて、コンタクトホール２１に露出しているＢＰＳＧ膜８を等方性エッチングにより除去することにより、ソース拡散層４１とＢＰＳＧ膜４２との間に空洞部を形成する。そして、空洞部内にＴｉＮ等からなるバリアメタル膜１２を形成する。 （もっと読む）

【課題】コンタクトホールの位置ズレを吸収し、かつ半導体記憶装置の小型化を図る手段を提供する。
【解決手段】半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜を挟んで半導体基板に対向配置されたゲート電極と、ゲート電極の両側の半導体基板の表層に形成された高濃度拡散層と、ゲート電極の両側面にそれぞれ接し、このゲート電極の両側の高濃度拡散層に達する半導体基板上の領域に形成された記憶素子と、ゲート電極および記憶素子を含む半導体基板上を覆う酸化シリコンからなる中間絶縁膜とを備えた半導体記憶装置において、記憶素子は、ゲート電極の高濃度拡散層側の側面を覆い、高濃度拡散層上に延在する第１のシリコン酸化膜と、第１のシリコン酸化膜上に積層された電荷蓄積窒化膜と、電荷蓄積窒化膜上に積層された第２のシリコン酸化膜と、第２のシリコン酸化膜上に形成されたシリコン窒化膜とを備える。 （もっと読む）

【課題】支持体を用いた半導体装置の製造方法において、製造コストを低減するとともに半導体基板の外周部に生じ易いチッピングを防止し、信頼性及び歩留まりの向上を図る。
【解決手段】半導体基板１の表面上に接着層５を介して半導体基板１と同サイズ（同じ口径）の支持体６を貼り付ける。次に、半導体基板１の裏面を研削（バックグラインド）し、半導体基板１の厚さを薄くする。次に、チッピングが生じ易い半導体基板１の外周部Ｘに対応する位置に開口を有したレジスト層７を選択的に形成し、当該レジスト層７をマスクとして、半導体基板１の外周部Ｘを所定の幅にわたって除去する。 （もっと読む）

【課題】ボイドによるコンタクトホール間のショート不良を防止する半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１０１）上に形成された第１及び第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴ上に形成された第１の応力膜（１１０）と、前記第２のＭＯＳＦＥＴ上に形成されるとともに、前記第１の応力膜の端部に積層され、前記第１の応力膜の側面との間にボイド（Ｖ）を有するように形成された第２の応力膜（１１２）と、前記第１の応力膜及び前記第２の応力膜上に形成される絶縁膜と、を備え、前記第１の応力膜と前記第２の応力膜との境界部に、前記第１の応力膜と前記第２の応力膜のどちらにも覆われていない領域（Ａ）を有し、前記領域及び前記ボイドの少なくとも一部に前記絶縁膜が埋め込まれている。 （もっと読む）

【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートの形成方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートの形成方法において、ゲートを形成する前にシリコン基板３０上にゲート材３１を形成し、このゲート材３１上に後述するＣＭＰ処理での膜減りを考慮して厚めのオフセット窒化膜３２を生成し、その後、前記ゲート材３１のゲートエッチングを行ってオフセット窒化膜付きゲートを形成し、このオフセット窒化膜付きゲート上にストッパー窒化膜を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール３３を形成し、その上に絶縁膜３４を堆積し、その後、ＣＭＰ処理を行い、垂直化したストッパー窒化膜を有するゲートを形成した後、層間絶縁膜３６を形成し、さらに、レジストを塗布して、コンタクトホールを形成するためのレジストパターン３７を形成する。 （もっと読む）

【課題】コンタクトホール形成において、下地シリコン基板または配線層に形成されるダメージ層の抑制と高抵抗層の除去を効率的に行い、コンタクト抵抗の低減を実現する。
【解決手段】本発明は、イオンエネルギーおよびＯ_２流量を、エッチング深さの進行と伴に低減するエッチング工程によりコンタクトホール形成し、下地に形成されるダメージ層を抑制する。そして、水素もしくは水素を含有するガスプラズマを用いた高抵抗層除去工程を導入することで低コンタクト抵抗が図れる。 （もっと読む）

【目的】低抵抗なコンタクトを歩留まり良く形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ニッケルシリサイド層７が十分な膜厚を有する領域にコンタクトホール１１を形成するとともに、金属シリサイド層７のエッチングを行い金属シリサイド層７に凹部を形成する。次いで、コンタクトホール１１を所望のコンタクト径まで拡大する。これにより、コンタクトホールの底部を占めるシリサイド面積率を下げることなく、所望のコンタクトホール１１のボトム面積を確保することができ、コンタクト抵抗上昇に起因する製造歩留まり低下を抑制することができる。 （もっと読む）

【課題】キャパシタを有する半導体装置において、漏洩電流の発生を抑制しつつ、形状を均一化し、ショートを発生しにくくする。
【解決手段】円筒状の溝１４内のキャパシタ３０は、ＴｉＮからなる下部電極３１と、ＨｆＯ₂からなる容量絶縁膜３２と、ＰＶＤ（physical vapor deposition）法により形成されたＴｉＮからなるＰＶＤ−ＴｉＮ膜３３およびＣＶＤ法により形成されたＴｉＮ膜３４からなる上部電極３５とを備えている。 （もっと読む）

【課題】ＳＡＣ法で形成されたスルーホールを備え、薄い配線保護膜を有し、且つ、配線の露出を防止可能な配線構造を備える半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、ソース・ドレイン領域が表面に露出するゲート酸化膜１２を形成する工程と、ゲート酸化膜１２上に、ゲート電極１３及びゲート電極１３を保護するＳｉＣＮ保護膜（１６）を形成する工程と、ＳｉＣＮ保護膜（１６）を覆う層間絶縁膜１７を堆積する工程と、ＳｉＣＮ保護膜（１６）と自己整合的に層間絶縁膜１７をエッチングして、ソース・ドレイン領域を露出させるコンタクトホール１８を形成する工程と、コンタクトホール１８内にソース・ドレイン領域と接続するコンタクトプラグ２０を形成する工程とを有する。 （もっと読む）

【課題】ＤＲＡＭ部とロジック部とが並設されている構造で生産性を向上させることができる集積回路装置を提供する。
【解決手段】複数の容量素子１３０の上部電極１１８を従来から必須の上部容量配線１２２ａで接続することにより、複数の容量素子１３０の上部電極１１８を接続するために専用の製造工程や専用の製造設備が必要ないので生産性を向上させることができる。 （もっと読む）

【課題】画素の開口率を高める。
【解決手段】液晶装置１は、ＴＦＴアレイ基板１０上の互いに異なる層に夫々形成されており、第２層間絶縁膜４２を介して互いに電気的に絶縁された上部容量電極３００及び下部容量電極７１、サイドウォール９１、接続用導電膜９３、誘電体膜７５及びコンタクトホール８５を備えている。接続用導電膜９３によれば、コンタクトホールを形成する際のマージンを確保するために広げざるを得なかった下部容量電極７１及び上部容量電極３００の面積を低減でき、画素毎の開口領域の間隙に位置する非開口領域を低減することが可能である。これにより、画素における非開口領域の幅Ｗ１をサイドウォール９１の幅Ｗ２に応じて低減でき、非開口領域を狭めることによって画素における開口率を高めることが可能である。 （もっと読む）

【課題】選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法を提供する。
【解決手段】フォトレジストパターン３３０’の上部及び露出されたキャッピング部３０６の上部にポリマーを選択的に蒸着してポリマー層３４０’を形成する段階と、前記フォトレジストパターン３３０’、キャッピング部３０６及びこれらの上部に形成されたポリマー層３４０’をマスクとして絶縁膜３２０を二次プラズマエッチングする段階とを含み、前記露出されたキャッピング部３０６の上部に形成されるポリマー層３４０’の厚さがコンタクトホール３２２底面に形成されるポリマー層３４０’の厚さに比べて大きくなるように行うことを特徴とする選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法である。 （もっと読む）

【課題】フリップチップ工法等による実装に於いてもＳＯＩ構造の支持基板の電位を安定的に固定可能にすると共に、低抵抗な基板コンタクトを形成する。
【解決手段】ＳＯＩ構造の支持基板１と最上層配線１３とを接続する複数の導電層と複数の配線層は、最上層配線１３と共にチップ周縁部に沿って形成され、以ってトランジスタＴｒが形成されるトランジスタ形成領域ＴＲの周囲に形成される。 （もっと読む）

【課題】相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすること。
【解決手段】ヒータ電極１１０と相変化層１１４の接触界面１１２の近傍で発生するジュール熱が、ヒータ電極１１０を介して下方に伝達され、下地の良導電性の金属コンタクトプラグから放熱されることを抑制するために、異種材料コンタクトプラグ１０４（１０６，１０８）を採用する。ヒータ電極１１０に接触する第１の導電材料プラグ１０６は、ヒータ電極１１０の構成材料と同種または同じ金属材料からなり、第２の導電材料プラグ１０８は、接地電位用プラグ１００や接地配線１０２と同種あるいは同じ金属材料からなる。両プラグ１０６，１０８は、共通のコンタクトホール内に積層形成される。 （もっと読む）

【課題】ゲート電極にドライエッチングが困難な低抵抗材料を用いて、自己整合コンタクト構造を有する半導体装置を製造する。
【解決手段】シリコン基板上に、ゲート絶縁膜、ポリシリコン膜および第１絶縁膜を形成する工程と、第１絶縁膜をパターニングする工程と、金属膜を形成する工程と、ポリシリコン膜と金属膜と反応させてシリサイド層を形成する工程と、未反応の金属膜の除去後に、第２絶縁膜を形成する工程と、第１絶縁膜が露出し且つ第１絶縁膜で覆われていない領域に第２絶縁膜が残るように第２絶縁膜を除去する工程と、第１絶縁膜の除去後に、第２絶縁膜をマスクに用いてエッチングを行い、上層側にシリサイド層および下層側にポリシリコン層を有するゲート電極を形成する工程と、ゲート電極の側面に第３絶縁膜を形成する工程と、層間絶縁膜を形成し、コンタクトホールを形成する工程とを有する半導体装置の製造方法。 （もっと読む）

【課題】ＭＩＳトランジスタを有する半導体装置において、微細化及び製造歩留りの向上を実現する。
【解決手段】半導体装置は、基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１１７と、基板１０１におけるゲート電極１１７の両側に形成されたソース領域及びドレイン領域１０７ｂとを有するＭＩＳトランジスタを備え、ゲート電極１１７は金属シリサイドからなり、ソース領域及びドレイン領域１０７ｂの少なくとも一方の上に、金属シリサイドからなる第１のコンタクト電極１１６を備える。 （もっと読む）

【課題】 膜の内部応力を向上できる膜形成方法を提供する。
【解決手段】 この膜形成方法では、まず、基板２を第１の方向Ｚ１に反らせる。次に、反った基板２上に膜４を形成する。次に、反った基板２を第１の方向Ｚ１とは反対の第２の方向Ｚ２に反らせる。 （もっと読む）

【課題】ＦＵＳＩゲート電極に達するコンタクト部と、ソース・ドレイン層に達するコンタクト部とで深さが異なることに起因する不具合を解消した半導体装置およびその製造方法を提供する。
【解決手段】層間絶縁膜４を厚さ方向に貫通して２つのソース・ドレイン層３４上層部のシリサイド層３５およびＦＵＳＩゲート電極３２にそれぞれ達する２つのＦＵＳＩコンタクト部４１が設けられている。ＦＵＳＩコンタクト部４１は、層間絶縁膜４を貫通するコンタクト開口部ＣＨ１内に、完全にシリサイド化されたＦＵＳＩコンタクト層４１１を充填して構成されており、ＦＵＳＩゲート電極３２と同じ高さを有している。 （もっと読む）

【課題】コンタクトパッドを備える半導体装置の製造方法であって、リセス近傍のＰＮ接合の接合リーク電流を抑制可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置１０は、隣接する２つのゲート電極構造１８間に形成されゲート電極構造１８によって縁部が規定されるコンタクトパッド２２を備え、コンタクトパッド２２が半導体基板１１のＮ⁺拡散領域２１に接続する。コンタクトパッド２２から露出するＮ⁺拡散領域２１の部分に、コンタクトパッド２２と自己整合的に不純物を導入する工程を有する。 （もっと読む）

【課題】オーミックコンタクト膜の形成を最適化して抵抗特性と漏洩電流特性などを向上させうる半導体素子及びその製造方法を提供する。
【解決手段】基板１０１の活性領域１３０上に形成されたシリサイド膜と、基板１０１の活性領域２３０上に形成されたシリサイド膜５３５とを備えている。シリサイド膜及びシリサイド膜５３５は、実質的に異なる厚さを有している。また、活性領域２３０は活性領域１３０に比べて密度の高いパターンを含んでいる。 （もっと読む）