【課題】半導体素子への水分の浸入およびダイシング時のチッピングを防止し、信頼性の高い半導体装置を提供する。
【解決手段】本発明の半導体装置は、素子形成領域２および素子形成領域２を囲むように位置するガードリング領域１を含む半導体基板１３と、半導体基板１３の素子形成領域２に形成された少なくとも１つの半導体素子４０と、ガードリング領域１において、半導体基板の第１の主面１３ｔと接し、素子形成領域２を囲むように設けられた金属層１１からなるガードリング構造とを備える。金属層１１は、ガードリング領域１において素子形成領域２側から外側に向けて配列された複数の細線部１１ａ、１１ｂを含み、半導体基板１３の外形を規定する複数の側面の少なくとも１つに近接して配置された複数の細線部の数は、他の少なくとも１つの側面に近接して配置された複数の細線部の数と異なっている。 （もっと読む）

誘電材料層などのパターニングされた誘電層に基づいてシリサイデーションプロセスを実行することによって、各々の金属シリサイド部位を各々のコンタクト領域に非常に局所的なやり方で供給することができ、一方で、全体の金属シリサイド量を著しく減らすことができる。このようにして、金属シリサイドが電界効果トランジスタのチャネル領域に及ぼす悪影響を著しく減らすことができ、なおかつコンタクト抵抗を小さく維持することができる。
（もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に第１の開口を形成し、第１の開口を有する絶縁層をマスクとして光吸収層を選択的に除去し、絶縁層及び光吸収層に第２の開口を形成し、第２の開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように第２の開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】半導体装置の歩留まりを向上出来る半導体装置の設計方法を提供すること。
【解決手段】 第１の設計手法により第１配線パターン１０を得るステップＳ１０と、パーティクルの存在確率Ｄ（ｘ）と、前記第１配線パターン１０において配線に断線が発生する面積分布ｇ（ｘ）との積を、前記パーティクルの大きさについて積分して第１断線面積ＣＡ１（ＯＰ）を求めるステップＳ２０と、第２の設計手法により第２配線パターン２０を得るステップＳ３０とを具備し、前記第２の設計手法は、前記パーティクルの存在確率Ｄ（ｘ）と、前記第２配線パターン２０を有する半導体装置において前記配線の断線が発生する面積分布ｇ（ｘ）との積を積分して得られる第２断線面積ＣＡ２（ＳＨ）が、前記第１断線面積ＣＡ１（ＳＨ）よりも小さくなるように前記第１配線パターンを再設計する。 （もっと読む）

2倍以上のピッチマルチプリケーションのための単一スペーサープロセスが提供される。一実施形態では、n（n≧2）層の積層マンドレル（150b）、（140a）が基板の上に形成され、n層の各々は互いにほぼ平行な複数のマンドレル（150b）、（140a）から構成される。第n層のマンドレル（150b）は第n-1層のマンドレル（140a）の上にあり、平行で、第n層の隣接マンドレル間の距離は第n-1層の隣接マンドレル間の距離よりも大きい。スペーサー（185）はマンドレル（150b）、（140a）の側壁に接して同時に形成される。マンドレル（150b）、（140a）の露出部分はエッチングで除去され、スペーサー（185）によって画定されるラインのパターンが基板（110）に転写される。
（もっと読む）

マイクロエレクトロニクスチップ（１）は２つの平行主面（４、５）と側面（６、７）とを備える。該面（４、５、６、７）のうちの少なくとも１つが、少なくとも１つの電気接続要素を具備し、かつワイヤ要素（１０、１１）用のハウジングを形成する凹部を備える。該ワイヤ要素（１０、１１）は、該接続要素を介する該チップ（１）と外部との間の電気接続と、該チップ用柔軟性機械的サポートと、の両方を同時に構成する。
（もっと読む）

【課題】放熱部に起因する信頼性の劣化が抑制され、且つ、放熱性の向上した半導体モジュールを提供する。
【解決手段】半導体モジュールは、表面Ｓに回路素子２の電極２ａが形成された半導体基板１と、電極２ａのピッチをより広くするために電極２ａと接続する再配線パターン４と、この再配線パターン４と一体的に形成された電極４ａと、半導体基板１の裏面Ｒに形成された絶縁層７と、この絶縁層７の上に形成された放熱部８と、この放熱部８と一体的に設けられ、絶縁層７を貫通して半導体基板１の裏面Ｒと接続する突起部８ａとを備える。 （もっと読む）

【課題】導電部の破壊や電極部の断線等の損傷を防止して、導電部と電極部との電気的な接続信頼性を向上した半導体装置を提供すること。
【解決手段】本発明の半導体装置１は、基板２の一方の面２ａに配された電極部３と、前記基板の他方の面２ｂから前記電極部の少なくとも一部が露呈するように、前記基板内に設けられた貫通孔４と、前記貫通孔内の側面および露呈された前記電極部を覆うように配され、前記電極部と電気的に接続される導電部７と、を備え、前記貫通孔の内側面と前記電極部とが交わる角部において、前記導電部の断面形状Ｒが、円弧状または多角状であることを特徴とする。 （もっと読む）

【課題】銅配線のバリア界面調整のための方法および装置
【解決手段】バリア層と銅層との間の接着性は、銅の堆積前にバリア層を金属リッチにすることおよび銅の堆積前にバリア層が曝露される酸素の量を制限することによって向上させることができる。あるいは、バリア層と銅層との間の接着性に優れた方式で銅配線内に銅層を堆積させることを可能にするために、バリア層の上に機能化層を堆積させることができる。方法は、統合システム内において、銅配線構造を被覆するために金属バリア層を堆積させることを含み、金属バリア層を堆積させた後、基板は、金属バリア酸化物の形成を阻止するために制御環境内において搬送され処理される。方法は、また、統合システム内において金属層の上に機能化層を堆積させることも含む。エレクトロマイグレーションの問題を阻止するために、方法は、さらに、金属バリア層の上に機能化層が堆積された後に、統合システム内において銅配線構造内に銅層を堆積させることを含む。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタと、薄膜トランジスタ上に第１の層間絶縁膜と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中に形成された分断領域によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】シリコンを含む基板に対して、フッ素と炭素とを含む処理ガスを用いてプラズマ処理を行った後に、アンモニアガスを用いてプラズマ処理を行う際、基板上に毒性と吸水性を有するケイフッ化アンモニウムが生成すること。
【解決手段】アンモニアガスを用いてプラズマ処理を行った後に、プラズマ処理を行った処理室内あるいはプラズマ処理を行った処理室に接続され、クリーンルーム雰囲気と隔絶された処理容器内において、基板をケイフッ化アンモニウムの分解温度以上の温度に加熱して、ケイフッ化アンモニウムを分解させる。 （もっと読む）

【課題】
本発明は、半導体集積回路に用いられる半導体素子の配線工程における、ドライエッチング後に残存する強固に固着したエッチング残渣を短時間で除去し、かつ、銅配線素材や絶縁膜材料等を酸化または腐食しない洗浄液、および洗浄法を提供する。
【解決手段】
第４級アンモニウム水酸化物０．０１〜１５重量％と水溶性有機溶媒４０〜９５重量％を含んだ洗浄液を用いて洗浄することにより、ドライエッチング後に残存する強固に固着したエッチング残渣を短時間で除去でき、かつ、銅配線素材や絶縁膜材料等の酸化または腐食することがなかった。 （もっと読む）

【課題】密着性に優れ、高い信頼性を確保することが可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体基板１００と、半導体基板１００上に形成され、溝１１ａ（スルーホール１１ｂを含む）を有する第１絶縁膜１０と、溝１１ａ内に形成され、第１金属（例えばチタニウム（Ｔｉ））を含む金属膜（ドーピング材膜１３）と、金属膜（ドーピング材膜１３）の側面に形成された下地膜１４と、下地膜１４の側面に形成され、第２金属（例えば銅（Ｃｕ））よりなり、下地膜１４と接する面に第１金属（例えばＴｉ）を含む領域（ドーピング材含有層１５ａ）を有する金属めっき膜（銅めっき膜１５）とを有する。 （もっと読む）

【課題】誘電率が低く銅に対するバリア性に優れた絶縁層構造を有する半導体装置を提供する。
【解決手段】本半導体装置は、銅配線層を有する半導体装置であって、銅配線、密度２．４ｇ／ｃｍ^３以上のアモルファス炭素膜、酸化ケイ素系ポーラス絶縁材料層、密度２．４ｇ／ｃｍ^３以上のアモルファス炭素膜および銅配線をこの順に有する積層構造を少なくとも一つ有する。 （もっと読む）

【課題】表面洗浄を含む半導体素子製造方法を提供する。
【解決手段】半導体基板上にコンタクトホールを持つ絶縁層を形成し、コンタクトホールに露出された表面の自然酸化物汚染物を、アルコール類有機化合物、例えば、グリコール類有機化合物またはイソプロピルアルコール（ＩＰＡ）に分散されたふっ素（Ｆ）を含む化学種を含むエッチング液（ｅｔｃｈａｎｔ）を用いて、好ましくは１．０以下の低選択比（ｌｏｗ ｓｅｌｅｃｔｉｖｉｔｙ）で洗浄する。その後、コンタクトホールを導電層で埋め込んで連結コンタクトを形成する。 （もっと読む）

【課題】 半導体装置の製造方法及び半導体装置に関し、先ビアデュアルダマシン工程において、ダメージを発生することなくビアの少なくとも上部をテーパ状にする。
【解決手段】 導電体層１上に層間絶縁膜２を形成したのち、層間絶縁膜２に導電体層１に対するビア３を形成し、次いで、ビア３を充填物７で埋め込んだのち、充填物７のエッチングレートが層間絶縁膜２のエッチングレートより遅い条件でエッチングを行うことによって層間絶縁膜２に配線溝６を形成すると同時に、ビア３の少なくとも上部５をテーパ形状に加工し、次いで、ビア３と配線溝６を埋めるように導電体膜８を形成したのち、導電体膜８が形成された表面を平坦化して埋込配線を形成する。 （もっと読む）

【課題】複数の半導体チップを有する半導体装置においてグランドメッシュを使用することなくシールド化が図れる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１ａに素子が形成されている素子領域の下層に、半導体基板１ａ中全面に第１分離領域２が形成されており、第１分離領域と接続され、半導体基板１ａの側面に埋め込まれるように第２分離領域３が形成されており、第２分離領域と接続され、半導体基板１ａ上の周縁部全周に導電性壁１１ｂが形成されており、導電性壁１１ｂの上面部全面にバンプ１３ｂが形成されている構造とする。 （もっと読む）

フローティングゲートトンネリング素子をシールドする方法とその構造体。標準的なＣＭＯＳプロセスを用いて、電界酸化物に囲まれた基板内に形成された第１および第２のドープウェル領域により定義される２つの活性領域内のゲート酸化物上にフローティングゲートを配置する工程と、前記フローティングゲートを囲むようにフローティングゲートシールド層を形成する工程を含む方法。前記フローティングゲートは、前記第１のドープウェル領域内の活性領域上の第１のフローティングゲート部および前記第２のドープウェル領域内の活性領域上の第２のフローティングゲート部を含む。前記第１のドープウェル領域と前記第１のフローティングゲート部との間にファウラーノルドハイムトンネリングのための適当な電圧カップリングが発生しうるよう、前記第１のフローティングゲート部は第２のフローティングゲート部より実質的に小さくなっている。トンネリングの方向は、前記ドープウェル領域の１つに高電圧を印加することにより決定される。
（もっと読む）

【課題】配線材とバリアメタル層の密着性を向上させる。
【解決手段】第１の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸
化種を放出させ、その後、前記第１の基板温度より低い第２の基板温度で、前記層間絶縁
膜の少なくとも一部と接触するようにして、Ｔｉ及びＮを含み、酸素（Ｏ）及び貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超える層を形成する。次いで、前記層上にＣｕ金属層を形成して半導体装置を製造する。 （もっと読む）

【課題】ＣＭＰ研磨における残留段差を規定値以下としつつ、膜堆積プロセスとＣＭＰプロセスの製造スループット向上とコスト抑制を実現することができる半導体装置の製造技術を提供する。
【解決手段】半導体製造におけるＣＭＰプロセスおよび膜堆積プロセスにおいて、ＣＭＰ研磨後に生じる残留段差が規定値以内となる研磨量を情報処理装置で予測し、その研磨量と同一もしくはより厚い膜をＣＭＰ装置で研磨する以前に予め堆積させる。これにより、膜堆積プロセスで堆積する膜の厚さを最小限に抑制でき、また堆積した膜をＣＭＰ研磨する段階においても最小限の研磨量とすることができ、製造時のスループット向上とコスト抑制が可能となる。また、過剰研磨の発生による不良発生を未然に抑止することが可能となる。 （もっと読む）