【課題】半導体デバイスにおける層間絶縁膜間の密着性を良好にし、デバイスの信頼性を向上する。
【解決手段】異なる二つの絶縁膜が上下に接する構造を有する半導体デバイスにおいて、上層膜５１について膜強度Ｍ１［ＧＰａ］、膜密度Ｄ１［ｇ／ｃｍ３］、膜応力Ｓ１［ＧＰａ］、膜厚Ｔ１［ｎｍ］、下層膜５２について膜強度Ｍ２［ＧＰａ］、膜密度Ｄ２［ｇ／ｃｍ３］、膜応力Ｓ２［ＧＰａ］、膜厚Ｔ２［ｎｍ］で示されるとき、
｜Ｓ２×Ｔ２／１０−Ｓ１×Ｔ１／１０｜−（Ｍ１＋Ｍ２）×（Ｄ１＋Ｄ２）＞２８０・・・・（１０１）
を満たし、上下層間のＣ／Ｓｉ比が１．７以下かつＯ／Ｓｉ比が０．８以上とする。 （もっと読む）

【課題】本発明は受動素子を備えた半導体装置及びその製造方法に関し、装置の小型化を図りつつ、かつ誘電損失の発生を抑制することを課題とする。
【解決手段】半導体チップ１１と、半導体チップ１１を貫通して形成された１５，１６とを有した半導体装置であって、半導体チップ１１の第１面３５Ａ（主面）に対する反対側の第２面３５Ｂに、貫通電極１５と接続したグランド層２８と、貫通電極１６に接続したパッチアンテナ３３とをSiO₂又はSiNよりなる無機絶縁層３０を介して積層した構成とする。 （もっと読む）

【課題】半導体デバイスの温度サイクル（ＴＣ）信頼性試験において、金属線がチップ表面からリフトオフされてチップが剥がれてしまわない固定用構造及び嵌合構造を提供する。
【解決手段】半導体デバイスの金属構造２１０のための固定用構造は、オーバーハング形状の側壁２３０を少なくとも１つ含んだ固定用凹部構造２２０を含んでいる。上記金属構造２１０は、少なくとも部分的に上記固定用凹部構造２２０内に配置されている。 （もっと読む）

【課題】コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法を提供する。
【解決手段】本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。このとき、蒸着方向は主表面と主表面に対する法線との間に位置する。それと共に、このコンタクト構造体の形成方法を用いた半導体素子の製造方法も提供される。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】 自己集合ナノ構造をパターン化しそして多孔性誘電体層を形成する方法を提供する。
【解決手段】 自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法は、１つの態様において、下側層を覆ってハードマスク層を設けるステップと、パターン化の間に保護されるべきハードマスク層の領域をフォトレジスト層により予め画定するステップと、ハードマスク層及びフォトレジスト層を覆って共重合体層を形成するステップと、共重合体層から自己集合ナノ構造を形成するステップと、自己集合ナノ構造をパターン化するためにエッチングするステップとを含む。 （もっと読む）

【課題】半導体素子において、特に、金属絶縁体金属（ＭＩＭ：ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャパシタを製造する方法を提供する。
【解決手段】ＭＩＭキャパシタを持つ金属膜において、エッチング時に発生するブリッジによるエラーを熱処理により解決し、かつ、ＭＩＭ構造の電極形成のためのエッチング時に発生する異常現象により後続の下部電極（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ）エッチング工程に誘発されるエラーを防止する。 （もっと読む）

【課題】 他の部分にダメージを与えることなく優れた絶縁性が得られる絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイスを提供する。
【解決手段】 基板１上に、蒸着法により、Ａｌ、Ｈｆ、Ｚｒ及びＳｉからなる群から選択された少なくとも１種の元素を含む酸化物又は窒化物からなる蒸着絶縁膜２を形成する。そして、この蒸着絶縁膜２に対して、基板１の温度を３００乃至５００℃にして、水素プラズマ処理及び酸素プラズマ処理からなる群から選択された少なくとも１種の処理を施す。 （もっと読む）

【課題】焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。
【解決手段】液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。 （もっと読む）

【課題】特に、絶縁膜の誘電率上昇や絶縁性を劣化させること無くレジストポイズニングを抑制した配線加工技術を提供することである。
【解決手段】基板と、前記基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜とを備え、前記第１の絶縁膜および前記第２の絶縁膜は構成要素として窒素またはメチル基を有し、かつ、前記第２の絶縁膜上にはレジスト膜が設けられてエッチング技術により前記第２の絶縁膜には孔が形成されてなる半導体素子であって、
前記第１の絶縁膜と前記第２の絶縁膜との間に、構成要素として窒素およびメチル基を有さない中間絶縁層が設けられてなる。 （もっと読む）

【課題】ピックアップ工程でのコレットとの間の静電気放電による集積回路の故障を防止する。
【解決手段】半導体チップ10の上面のうちピックアップ工程でコレット54が接触する領域内で、かつ最上層の金属配線層24に設けられている複数の金属配線のうち半導体基板14とオーミック接続された接地線30の上部に相当する部分において、最上層の金属配線層24を覆う表面保護膜28を除去して開口部38を設けることで接地線30を露出させる。ピックアップ工程で半導体チップ10の上面にコレット54が接近すると、開口部38を介してコレット54と接地線30の間で静電気放電が生じ、接地線30に流入した中和電荷が直ちに半導体基板14に達することで、半導体基板14がマウントフィルム50と静電的に釣り合う状態となる。 （もっと読む）

【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、（ａ）ソース／ドレイン領域１３、チャネル形成領域１２、チャネル形成領域１２上に形成されたゲート絶縁膜３０、ソース／ドレイン領域１３を覆う絶縁層２１、及び、チャネル形成領域１２の上方の絶縁層２１の部分に設けられたゲート電極形成用開口部２２を備えた基体を準備し、（ｂ）ゲート電極形成用開口部２２内を導電材料層３１，３２で埋め込むことでゲート電極２３を形成し、次いで、（ｃ）絶縁層２１を除去し、その後、（ｄ）全面に、第１の層間絶縁層４１、第２の層間絶縁層４２を、順次、成膜する工程を備え、前記工程（ｄ）において、酸素原子を含まない成膜雰囲気中で第１の層間絶縁層４１を成膜する。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】導電層上にマスクを設け、マスクを設けた導電層上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成する。露出した導電層と接するように開口に導電膜を形成することによって、導電層及び導電膜は絶縁層を介して電気的に接続することができる。開口の形状はマスク形状を反映し、柱状（角柱、円柱、三角柱など）、針状などを用いることができる。 （もっと読む）

【課題】 誘電体材料内に形成されたライン開口部の水平面から拡散バリアが除去されるのを回避し、よって、誘電体材料内に損傷を導入しない、新しい改善された統合方法を提供すること。
【解決手段】 ビア開口部の１つの底部にガウジング構造部を含む相互接続構造体と、これを形成する方法が提供される。本発明によると、相互接続構造体を形成する方法は、上を覆うライン開口部内の付着された拡散バリアの被覆率を低下させず、ビア開口部及びライン開口部を含む誘電体材料内に、Ａｒスパッタリングによって引き起こされる損傷を導入しない。本発明によると、このような相互接続構造体は、拡散バリア層を、ビア開口部内にのみ含み、上を覆うライン開口部内には含んでいない。この特徴は、ライン開口部の内部の導体の体積含有率を減少させることなく、ビア開口部領域の周りの機械的強度及び拡散特性の両方を強化する。本発明によると、このような相互接続構造体は、ライン開口部を形成し、かつ、ライン開口部内に拡散バリアを付着させる前に、ビア開口部の底部にガウジング構造部を形成することによって達成される。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】マスク層を形成する際、形成したいパターンの外側（パターンの輪郭、端部に相当する）に液状のマスク層形成材料を含む組成物を付着させ、枠状の第１のマスク層を形成する。枠状の第１のマスク層の内側の空間を充填するように、液状の第２のマスク層形成材料を含む組成物を付着させ第２のマスク層を形成する。第１のマスク層及び第２のマスク層は接して形成され、第２のマスク層の周囲を囲むように第１のマスク層が形成されるので、第１のマスク層及び第２のマスク層は連続した一つのマスク層として用いることができる。 （もっと読む）

【課題】半導体装置の製造過程において、コンタクトホールの底面に残る不要残存膜の厚さまたは抵抗値を高速、かつ高精度に推定する。
【解決手段】検査用標準試料１のコンタクトホール７を被検査対象のコンタクトホールとほぼ同じ材質および構造により構成し、電子線を照射して検査用標準試料１の二次電子画像の電位コントラストを測定し、検査用標準試料１の擬似欠陥部４におけるコンタクトホール７の電位コントラストとコンタクトホール７の底面に形成した擬似残存膜８の厚さまたは抵抗値との関係をあらかじめ取得しておく。その後、被検査対象のコンタクトホールへ電子線を照射して被検査対象の二次電子画像の電位コントラストを測定し、検査用標準試料１の電位コントラストと被検査対象の電位コントラストとを比較することにより、被検査対象のコンタクトホールの底面に残る不要残存膜の厚さまたは抵抗値を推定する。 （もっと読む）

【課題】 貴金属ライナとこれに隣接する誘電材料との間の付着性を向上させた相互接続構造を提供する。
【解決手段】 化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させた相互接続構造およびこれを製造する方法を提供する。本発明によれば、化学的にエッチングした誘電材料に処理ステップを行って、処理した表面が疎水性になるように誘電材料の化学的性質を変更する。処理ステップは、貴金属ライナの堆積前に実行して、化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させるのに役立てる。 （もっと読む）

【課題】 基板のエッジから膜剥がれが発生しても、膜剥がれの進行を止めることが可能な構造を持つ半導体装置を提供する。
【解決手段】 有効チップ１００を含む半導体基板１０１上に形成された層間絶縁膜１０２と、層間絶縁膜１０２の有効チップ１００上に形成された配線パターン１０３と、層間絶縁膜１０２の有効チップ１００上と半導体基板１０１のエッジ１０４上との間に形成され、層間絶縁膜１０２を、有効チップ１００を含む内周部分（Inside）と有効チップ１００を含まない外周部分（Outside）とに分離する少なくとも一本の溝パターン１０５と、溝パターン１０５内、及び配線パターン１０３内に形成された配線材１０６とを具備する。 （もっと読む）

【課題】 電界効果トランジスタを被覆して、その中の電荷又は正孔の移動度を向上させる窒化物膜の形成方法を提供すること。
【解決手段】 本発明の実施形態は、基板上に製造された複数のｐ型電界効果トランジスタゲート構造体を被覆する、高密度プラズマ堆積プロセスによる圧縮窒化物膜の形成方法を提供する。実施形態は、少なくともシラン、アルゴン及び窒素のガス源を用いて高密度プラズマで満たされた環境を生成するステップと、基板に０．８Ｗ／ｃｍ^２と５．０Ｗ／ｃｍ^２との間の範囲で変化する密度の高周波数電力のバイアスをかけるステップと、圧縮応力窒化物フィルムを形成するために複数のゲート構造体に高密度プラズマを堆積させるステップとを含む。 （もっと読む）

【課題】 プラグ上にキャパシタを形成する際、プラグの破壊を防止できる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、（ア）半導体素子を形成し、ポリシリコンプラグ１５表面が露出した下地構造半導体基板上に層間絶縁膜を形成する工程と、（イ）層間絶縁膜中にポリシリコンプラグ１５表面に達する接続孔を形成する工程と、（ウ）接続孔に埋め込まれて、ポリシリコンプラグ１５に積層するＷプラグ１７を形成する工程と、（エ）窒化性雰囲気中で半導体基板を加熱し、前記Ｗプラグの表面のみを窒化する工程と、を含む。 （もっと読む）