【課題】チップサイズの増大を抑制しつつ、絶縁体上に配置された導電型の異なる電界効果型トランジスタ下にフィールドプレートを形成する。
【解決手段】素子分離絶縁層７ａにまたがるように配置されたゲート電極１０ａをゲート絶縁膜８ａ、９ａをそれぞれ介して単結晶半導体層５ａ、６ａ上に形成し、ゲート電極１０ａを挟み込むように配置されたＰ型ソース層１１ａおよびＰ型ドレイン層１２ａを単結晶半導体層５ａに形成し、ゲート電極１０ａを挟み込むように配置されたＮ型ソース層１３ａおよびＮ型ドレイン層１４ａを単結晶半導体層６ａに形成し、ゲート電極１０ａ、素子分離絶縁層７ａおよび絶縁層４ａを貫通して半導体層３ａに接続された埋め込み電極１５ａを形成する。 （もっと読む）

【課題】 埋込銅配線を有する半導体装置の信頼性を向上させる。
【解決手段】 絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。 （もっと読む）

【課題】厚さの異なる複数本の配線を同じ層に効率良くかつ容易に設けることができる半導体装置の製造方法を提供する。
【解決手段】第１の幅を有する第１の凹部３、および第１の幅の１／ｘ（ｘは１より大きい正の数）の大きさである第２の幅を有するとともに第１の凹部３と同じ深さを有する第２の凹部４を、基板１上の第１の絶縁膜２に形成する。第１の凹部３および第２の凹部４が形成された第１の絶縁膜２の表面を覆って第２の絶縁膜５をその膜厚が第１の幅の１／２ｘの大きさになるまで設ける。第１の凹部３の側部に第２の絶縁膜５を残しつつ第１の凹部３の底部が露出するまで第１の絶縁膜２の表面上に設けられた第２の絶縁膜５を主にその膜厚方向に沿って異方的に除去する。第１の凹部３および第２の凹部４のそれぞれの内部に導電体６を設ける。 （もっと読む）

【課題】半導体メモリ素子の製造方法を提供する。
【解決手段】基板２００全面に形成された層間絶縁膜２３０上に位置するソース領域２０５上部に位置し、ゲートＧ１２の伸張方向に伸び、層間絶縁膜の一部分だけをライン形状に露出させる自己整列フォトレジストマスクを利用し、ビットライン及びキャパシティ下部電極を半導体基板の活性領域に連結させるビットラインコンタクト連結体２１６ａ及び下部電極連結体２２８ａを形成することにより、誤整列マージンを確保することができる技術と、ビットラインコンタクト連結体及び下部電極連結体それぞれを１回のマスク工程を利用して形成する半導体メモリ素子の製造方法。 （もっと読む）

【課題】 半導体デバイス（２００）において、窒化物ライナ（２６０）応力のレイアウト誘発性の変化の影響を正確に明らかにするための、コンパクト・モデル・アルゴリズム（３１０〜３５０）のためのシステムおよび方法。
【解決手段】 レイアウト・センシティブ・コンパクト・モデル・アルゴリズム（３１０〜３５０）は、正確な応力応答近似を取得するためのアルゴリズム、および、応力応答を引き起こす正確な幾何学的パラメータを取得するためのレイアウト抽出アルゴリズムを実施することによって、回路に対する大きなレイアウト変動の影響を明らかにする。特に、これらのアルゴリズムは、検索「バケット」からの具体的な情報を含む。この「バケット」は、方向を重視したものであり、半導体デバイスの近傍の具体的な形状を詳細に分析するための、方向に特定的な距離測定値を含む。アルゴリズムは、更に、単一のストレス・ライナ膜およびデュアル・ストレス・ライナ（２６０）（界面において当接する２つの異なるライナ膜）を有するデバイスのモデリングおよび応力影響の決定を可能とするように適合されている。 （もっと読む）

【課題】安定的な自己整列コンタクトを形成すると同時にプログラム動作の際にしきい値電圧干渉現象(Vt disturbance)を最小化しかつ動作速度を向上させることができる、フラッシュメモリ素子およびその製造方法を提供する。
【解決手段】半導体基板上に形成された多数のソース選択ライン、多数のワードラインおよび多数のドレイン選択ラインと、前記ワードラインの間、前記ワードラインと前記ソース選択ラインとの間、前記ワードラインと前記ドレイン選択ラインとの間の前記半導体基板上に形成された第１絶縁膜と、前記ソース選択ライン間の前記ソース選択ラインの側壁に形成され、第２絶縁膜からなるスペーサとを含み、前記第１絶縁膜の誘電定数値が前記第２絶縁膜の誘電定数値より低いことを特徴とする。 （もっと読む）

【課題】多層配線を有する半導体装置において、空孔率の高い配線間構造を用い、配線間の電気的短絡を抑制する。
【解決手段】基板上にそれぞれ同一レベルに備えられた第一および第二の配線層１１０、３１０と空孔率６０％以上を有する第一および第二の空洞層１２０、３２０を有する配線構造において、第一および第二の空洞層１２０、３２０と接する配線層の側壁に第一および第二の酸化チタン層１６０、３６０からなる絶縁層を備え、配線層と接する側壁に第二および第四のチタン層１５０ａ、３５０ａを備え、バリアメタル層と絶縁層の間に酸素バリア層として第一のおよび第二の窒化チタン層１５０ｂ、３５０ｂを備えることにより、隣り合う配線間の電気的耐圧を向上し、配線間短絡を抑制する。 （もっと読む）

【課題】半導体基板の表面に堆積される層間絶縁膜に於けるコンタクト同士の絶縁不良が防止され、高集積化に対応可能な半導体装置およびその製造方法を得ること。
【解決手段】半導体基板と、前記半導体基板上に形成された各半導体素子を分離する素子分離と、前記半導体基板の表層にチャネル領域を規定するように所定の間隔で形成された活性領域と、前記半導体基板上における前記活性領域に挟まれた領域および前記素子分離上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上において前記ゲート絶縁膜に接するように形成されたゲート電極と、前記ゲート絶縁膜および前記ゲート電極の側面に形成されたサイドウォールスペーサと、を備え、隣接する前記サイドウォールスペーサ間に位置する前記素子分離の上面と、前記素子分離における他の領域の上面と、の高さが略同等とされてなる。 （もっと読む）

【課題】ＭＩＳＦＥＴの微細化を推進することのできる絶縁膜形成技術を提供する。
【解決手段】ＭＩＳＦＥＴ（Ｑｓ、Ｑｎ、Ｑｐ）のゲート電極９上に形成する平坦化絶縁膜として、ＨＳＱ−ＳＯＧ膜を約８００℃の高温で熱処理したＳＯＧ膜１６を使用する。また、上層の配線（５４、５５、５６、６２、６３）間の層間絶縁膜として、上記のような高温の熱処理を施さないＨＳＱ−ＳＯＧ膜５７を使用する。 （もっと読む）

【課題】 キャパシタ直下の導電性プラグが埋め込まれるホールの加工精度を高めることが可能な半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜１１の第１、第２ホール１１ａ、１１ｂ内に第１、第２導電性プラグ３２ａ、３２ｂを形成する工程と、酸化防止絶縁膜１４に第１開口１４ａを形成する工程と、第１開口１４ａ内に補助導電性プラグ３６ａを形成する工程と、補助導電性プラグ３６ａ上にキャパシタQを形成する工程と、キャパシタQを覆う第２絶縁膜４１に第３、第４ホール４１ａ、４１ｂを形成する工程と、第４ホール４１ｂの下の酸化防止絶縁膜１４に第２開口１４ｂを形成する工程と、第３ホール４１ａ内に第３導電性プラグ４７ａを形成する工程と、第３ホール４１ａ内に第４導電性プラグ４７ｂを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】相互接続エアキャビティの集積化制御および信頼性向上を提供すること。
【解決手段】本発明は、相互接続スタック内の相互接続ラインおよびバイアの側壁へのポリマー材料の導入に基づいて高速銅相互接続内に高度に制御されたエアキャビティを導入する改良された集積回路および集積回路製造法であって、エアキャビティ形成を含み、これを制御し、それによって半導体相互接続の信号伝搬性能を向上させる集積回路および集積回路製造法を提供する。 （もっと読む）

【課題】 本発明は、ＴＦＴを用いる表示装置及びデータを無線で送受信する機能を持った半導体装置の製造工程においてフォトリソグラフィ工程の回数を削減することを目的とする。また、より簡略化された製造工程で、電気的特性の高いＴＦＴ、表示装置及びデータを無線で送受信する機能を持った半導体装置等に代表される電子機器を作製する。低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 基板上に塗れ性が低い層と、塗れ性が低い層に比べて塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。 （もっと読む）

【課題】保護絶縁膜で配線溝および接続孔の内面に露出する多孔質の低誘電率膜を被覆することで、導通不良、耐圧不良、信頼性不良等の不具合を抑制して、高性能かつ高歩留まり、高信頼性の多層配線を提供することを可能とする。
【解決手段】多孔質の低誘電率膜２１を有する層間絶縁膜と、層間絶縁膜に形成された配線溝２３とこの配線溝２３に接続する接続孔２４と、配線溝２３の内面と接続孔２４の側壁に露出した多孔質の低誘電率膜２１を被覆するように接続孔２４底部を除く接続孔２４の内面および配線溝２３の内面に形成された保護絶縁膜２５と、配線溝２３の内面および接続孔２４の内面に保護絶縁膜２５を介して形成されたバリアメタル膜２６と、配線溝２３の内部および接続孔２４の内部に保護絶縁膜２５、バリアメタル膜２６を介して形成された配線材料膜２８とを備えたものである。 （もっと読む）

【課題】 拡散防止機能を高めることが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に形成された酸素を含有する絶縁体の表面上に、銅以外に少なくとも２種類の金属元素を含む銅合金皮膜を形成する。（ｂ）銅合金皮膜上に、純銅または銅合金からなる金属膜を形成する。（ｃ）工程ａまたは工程ｂの後に、絶縁体中の酸素と銅合金皮膜中の金属元素とが反応して絶縁体の表面に金属酸化物膜が形成される条件で熱処理を行う。 （もっと読む）

【課題】フォトリソグラフィにおける合わせずれに対して強い構造を持つ半導体集積回路装置を提供する。
【解決手段】周期的に配置された信号電極線ＢＬと、ワード線方向に、信号電極線ＢＬと同一周期で一列に配置された信号電極線コンタクト１３と、を備え、信号電極線ＢＬの側面は、第１絶縁材１４と、この第１絶縁材１４上に積層された第２絶縁材１５とに接しており、ワード線方向の断面において、信号電極線ＢＬの、信号電極線コンタクト１３に接する部分の径Ｄｂｔｍは、信号電極線ＢＬの最上面の径Ｄｔｏｐよりも狭い。 （もっと読む）

【課題】シェアードコンタクトを有し、且つ、リーク電流の低減が図れる半導体装置及びその製造方法を提供する。
【解決手段】シェアードコンタクト形成領域に位置するゲート電極配線１４ｂの上面上及び側面上にはシリサイド層２０ｄが形成されている。そして、層間絶縁膜２２には、Ｎ型ソース・ドレイン領域１９ｂ上のシリサイド層２０ｂ及びゲート電極配線１４ｂ上のシリサイド層２０ｄに接続するシェアードコンタクトとなるコンタクトプラグ２４ｂが形成されている。これにより、層間絶縁膜２２にコンタクトホール２３ｂを形成した際、半導体基板１１の表面を露出させることなく形成することができる。 （もっと読む）

【課題】 深さの異なるコンタクトホールを同時に形成する場合にも、高抵抗化や接続不良等を無い高品質なコンタクトホールを形成する。
【解決手段】 半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。ソース・ドレイン拡散領域１１及びゲート電極１４に達するコンタクトを形成するため、この層間絶縁膜１７にコンタクトホールが形成される。第２層膜１９のエッチングは、Ｃ４Ｈ８系のガスで行うと、エッチングは第１層膜１８と第２層膜１９の界面で止まる。次にエッチングガスをＮＨ３系のガスに切り替えて、第１層膜１８のエッチングを行う。 （もっと読む）

【課題】配線と配線を接続する接続部のバリア膜の構造を最適化し、エレクトロマイグレーション特性を向上させる。
【解決手段】半導体基板上の第１層配線Ｍ１上に形成された層間絶縁膜ＴＨ２中に配線溝ＨＭ２およびコンタクトホールＣ２を形成した後、これらの内部にバリア膜ＰＭ２ａを、コンタクトホールＣ２の底部の全周に渡ってコンタクトホールＣ２の底部の中央部から側壁に向かってその膜厚が増加するよう形成し、このバリア膜ＰＭ２ａ上に銅膜（ＰＭ２ｂ、ＰＭ２ｃ）を形成した後、ＣＭＰ法により研磨することにより第２層配線Ｍ２と接続部（プラグ）Ｐ２を形成する。その結果、接続部（プラグ）Ｐ２を介して第２層配線Ｍ２から第１層配線Ｍ１へ流れる電流の幾何学的な最短経路と、電気的に抵抗が最小となるバリア膜ＰＭ２ａの薄い部分が一致せず、電流経路を分散することができ、電子の集中を起こりにくくできる。 （もっと読む）

【課題】 デュアルダマシン（Dual-Damascene）法を用いた多層Ｃｕ配線の形成工程を簡略化する。
【解決手段】 層間絶縁膜４５上に形成したフォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、層間絶縁膜４５の中途部に形成したストッパ膜４６の表面でエッチングを停止することによって配線溝５２、５３を形成する。ここで、ストッパ膜４６を光反射率の低いＳｉＣＮ膜によって構成し、フォトレジスト膜５１を露光する際の反射防止膜として機能させることにより、フォトレジスト膜５１の下層に反射防止膜を形成する工程が不要となる。 （もっと読む）

【課題】 ダマシン(Damascene)法によって形成されたヒューズを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 第４層配線５４およびヒューズ５５の上層にバリア絶縁膜５６と層間絶縁膜５７とを堆積する。バリア絶縁膜５６は、Ｃｕの拡散を防ぐための絶縁膜であり、下層のバリア絶縁膜４４と同じく、プラズマＣＶＤ法で堆積したＳｉＣＮ膜で構成する。ヒューズ５５を覆うバリア絶縁膜５６の膜厚は、下層のバリア絶縁膜４４よりも大きく、ヒューズ５５の耐湿性が向上するようになっている。 （もっと読む）