【課題】層間膜にＳｉＯＣ膜を用いた半導体装置の信頼性を向上することのできる技術を提供する。
【解決手段】Ｓｉ−ＣＨ_３結合とＳｉ−Ｏ結合との結合比が２.５０％未満のＳｉＯＣ膜で層間膜を形成する、あるいはＳｉＯ−Ｏ結合に対するＳｉ−ＯＨ結合の強度比が０.０００７を超える、ＳｉＯ−Ｏ結合に対する波長２２３０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００５０を超える、およびＳｉＯ−Ｏ結合に対する波長２１７０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００６７を超えるＳｉＯＣ膜で層間膜を形成することにより、層間膜の比誘電率を３以下とすると共に、硬度または弾性率の低下を抑えて層間膜の機械的強度の向上を図る。 （もっと読む）

【課題】レーザー照射でヒューズを溶断しなくても半導体装置の回路特性を調節することができる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１の不純物領域１ａ上に第１の絶縁膜２を形成する。第１の絶縁膜２上に、互いに離間している第１の導電膜３ａ及び第２の導電膜３ｂそれぞれを形成し、さらに第２の絶縁膜４を形成する。第２の絶縁膜４上のうち、第１の導電膜３ａの上方及び第２の導電膜３ｂの上方それぞれを含む領域に、第１の金属膜５を形成し、第２の絶縁膜４上及び第１の金属膜５上に、保護膜６を形成する。保護膜６に、第１の金属膜５上に位置する開口部６ａを形成し、開口部６ａ内及びその周囲に位置する前記保護膜６上に、第１のバンプ７を形成する。そして第１のバンプ７を押下することにより、第１の絶縁膜２の絶縁性を破壊し、第１の導電膜３ａと第２の導電膜３ｂとを、不純物領域１ａを介して導通させる。 （もっと読む）

【課題】 Ｌｏｗ−ｋ絶縁膜のエッチング時の表面荒れを抑制する。
【解決手段】 下層側のＣｕ配線が形成された層、ＳｉＣ膜１およびＳｉＯＣ膜２の積層構造に対し、ＳｉＯＣ膜２をエッチングしてＳｉＣ膜１に達するビアホール用の開口部５を形成し、開口部５に連通する配線溝６ａ，６ｂを形成した後に、その開口部５の底のＳｉＣ膜１をエッチングしてビアホールを形成する際に、そのビアホールおよび配線溝６ａ，６ｂの表面にエッチング生成物の堆積膜を形成する。この堆積膜によってビアホールおよび配線溝６ａ，６ｂが形成されたＳｉＯＣ膜２のエッチングプラズマに晒された表面を平坦化する。その後は、Ｔａ膜の形成、メッキＣｕの埋め込みを行ってビアおよび上層側のＣｕ配線を形成する。 （もっと読む）

【課題】２以上のゲートパターン間に形成されるコンタクトホールのオープンマージン及びギャップフィルマージンを確保するのに適した半導体装置の製造方法を提供する。
【解決手段】基板上に、２個以上のゲートパターンを形成するステップと、該基板上にゲートスペーサ用の第１の絶縁膜を形成するステップと、該第１の絶縁膜上に前記ゲートパターンが埋め込まれるように第２の絶縁膜を形成するステップと、前記第２の絶縁膜を選択的に除去して、前記第１の絶縁膜を露出させるコンタクトホールを形成するステップと、該コンタクトホールにより露出した前記第１の絶縁膜上にゲートスペーサ用の第３の絶縁膜を形成するステップと、前記基板が露出するようにするために、前記コンタクトホールの底に形成された前記第１の絶縁膜及び第３の絶縁膜を選択的に除去するステップとを含む半導体装置の製造方法。 （もっと読む）

【課題】 ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成する方法を提供すること
【解決手段】 ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成する方法は、第１の極性型のデバイス（１０２）及び第２の極性型のデバイス（１０４）の上に第１の型の窒化物層（１１６）を形成するステップと、第１の型の窒化物層（１１６）の上にトポグラフィック層（１１８）を形成するステップとを含む。第２の極性型のデバイス（１０４）の上の第１の型の窒化物層（１１６）及びトポグラフィック層（１１８）の部分は、パターン付けされて除去される。第２の極性型のデバイス（１０４）の上と、第１の極性型のデバイス（１０２）の上のトポグラフィック層（１１８）の残りの部分の上とに第２の型の窒化物層（１２０）が形成されて、トポグラフィック層（１１８）の側壁に沿った第２の型の窒化物材料の垂直柱（１２４）を画定し、第２の型の窒化物層（１２０）は第１の型の窒化物層（１１６）の側壁に接触する。トポグラフィック層（１１８）は除去され、そして垂直柱（１２４）は除去される。 （もっと読む）

【課題】 層間絶縁膜の埋め込み性を向上させ、短絡防止のマージンを向上させる。
【解決手段】 上部がゲート上部絶縁膜で覆われたゲートを半導体基板上に形成し、全面に絶縁膜を形成した後に全面エッチバックを行うことでゲート上部絶縁膜及びゲートの側面に上部の形状が垂直方向から５°〜３０°傾斜したテーパー形状のサイドウォールを形成し、全面に第１の層間絶縁膜を形成し、第１の層間絶縁膜のみをＣＭＰにより平坦化し、ゲート上部絶縁膜よりも第１の層間絶縁膜の方が研磨選択比が高い条件でＣＭＰを行って、第１の層間絶縁膜、ゲート上部絶縁膜及びサイドウォールを平坦化し、全面に第２の層間絶縁膜を形成し、フォトリソグラフィにより第１の層間絶縁膜及び第２の層間絶縁膜にゲート側の側壁が平坦となったサイドウォールの上部にかかるようにコンタクトホールを形成し、コンタクトホールを導電物質で埋め込んでコンタクトパッドを形成する。 （もっと読む）

【課題】局部エッチストッパーを有する半導体メモリ素子及びその製造方法を提供する。
【解決手段】セル領域及びコア/周辺領域に区分され、素子分離膜２１０が形成されてアクティブ領域２０５が限定されている半導体基板２００を提供し、半導体基板の所定領域にゲート電極構造体を形成し、その両側のアクティブ領域にソース、ドレーン領域を形成し、半導体基板の結果物上部に層間絶縁膜２３５を形成した後、セル領域のソース、ドレーン領域が露出されるように層間絶縁膜の所定部分をエッチングし、露出されたソース、ドレーン領域とコンタクトされるように自己整列コンタクトパッド２４０ａ，２４０ｂを形成し、層間絶縁膜を所定厚さを除去し、その後、セル領域の層間絶縁膜が除去された空間にエッチストッパー２４５ａを形成し、コア/周辺領域のゲート電極構造体の側壁にトップスペーサー２４５ｂを形成する段階を含む半導体メモリ素子の製造方法である。 （もっと読む）

【課題】 半導体記憶装置のメモリセルは微細化され、ワード線間隔が狭く、ワード線間を埋め込む絶縁膜にボイドが発生し、セルコンタクトパッドを腐食させ、接触抵抗を高抵抗化させるという問題がある。
【解決手段】 セルコンタクトパッド方式において、メモリセルアレイの外周部にセルゲート電極と交差し、連続するダミーのセルコンタクトパッドを設ける。ダミーのセルコンタクトパッドがボイドを通って侵入する液、ガスを阻止し、セルコンタクトパッドの腐食、高抵抗化を防止することで、微細化された、高信頼性の半導体記憶装置が得られる。 （もっと読む）

【課題】大きなディボットやコンタクト接続不良の発生を回避しつ半導体基板にストレスをかけることにより、キャリアの移動度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。素子分離用溝２の内壁から、ソース・ドレイン領域８上およびゲート電極４上まで連続してライナー膜１１が形成されている。ひとつなぎにしたライナー膜１１により、半導体基板１にストレスをかけて、キャリアの移動度を向上させる。ライナー膜１１は、コンタクト１３の形成のためのエッチングストッパとしての役割ももつ。 （もっと読む）

【課題】 ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにした半導体装置を提供する。
【解決手段】 本発明に係る半導体装置は、第１領域１ａに形成され、第１領域１ａと第２領域１ｂを分離するダイシングライン１ｃに隣接する第１のガードリング８ｂと、第１のガードリング８ｂ上に形成された第１の絶縁膜１１と、第１の絶縁膜１１上に形成され、該第１のガードリング８ｂより幅が狭い第２のガードリング１３ｂと、第２のガードリング１３ｂ上及び第１の絶縁膜１１上に形成された第２の絶縁膜１４とを具備する。第２の絶縁膜１４のダイシングライン１ｃに面する側面は、第１の絶縁膜１１のダイシングライン１ｃに面する側面より第１領域１ａ側に位置している。 （もっと読む）

【課題】 電流のリークが生じにくい半導体装置を提供する。
【解決手段】 半導体基板１に形成された素子分離膜２と、高電圧駆動トランジスタのゲート酸化膜３ａと、ゲート酸化膜３ａ上に形成されたゲート電極４ａと、半導体基板１に形成され、低電圧駆動トランジスタのソース及びドレインとして機能する不純物領域７ｂと、半導体基板１上、素子分離膜２ａ，２ｂ上及びゲート電極４ａ上それぞれに形成された第１のエッチングストッパー膜９と、第１のエッチングストッパー膜９上に形成され、不純物領域７ｂの上方に位置する第２のエッチングストッパー膜１０と、第１のエッチングストッパー膜９上、及び第２のエッチングストッパー膜１０上に形成された絶縁膜１１と、絶縁膜１１に形成され、不純物領域７ｂ上に位置する接続孔１１ｂとを具備する。 （もっと読む）

【課題】多結晶シリコンパターンの抵抗値を制御しつつ、多結晶シリコンパターンの上層に金属配線層を配置する。
【解決手段】半導体基板１上に絶縁膜７，９を介して形成された多結晶シリコンパターンからなるゲート電極１１，１３及び抵抗体２３と、ゲート電極１１，１３上及び抵抗体２３上を含んで半導体基板１上に形成された層間絶縁膜２７と、層間絶縁膜２７上に形成された金属配線層３１を備えた半導体装置において、金属配線層３１の下面に形成された第１窒化膜２９と、金属配線層３１の少なくとも一部の側面及び上面を被う第２窒化膜３３と、金属配線層３１のうち最も高い位置にある金属配線層の上面の少なくとも一部を第２窒化膜３３から露出させる高さに平坦面をもち、平坦化のためにエッチバック処理が施されているＳＯＧ膜（３５ａの一部）とを備えている （もっと読む）

【課題】 微細化が図られ、かつ、電荷保持特性の良好な不揮発性メモリを有する半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体層１０と、
前記半導体層１０に設けられた分離絶縁層１２により画定された第１領域１０Ｍおよび第２領域１０Ｔと、
前記第１領域１０Ｍに設けられた不揮発性メモリ２０と、
前記第２領域１０Ｔに設けられた複数のＭＯＳトランジスタ１２０と、
前記第２領域１０Ｔにおいて、前記複数のＭＯＳトランジスタ１２０間に埋め込まれた第１層間絶縁層５０と、
前記第１領域１０Ｍおよび前記第２領域１０Ｔの上方に設けられた第２層間絶縁層５２と、を含む。 （もっと読む）

【課題】 トランジスタを形成する際に、そのトランジスタの下方に形成されている膜が受ける熱的ダメージを低減することができる半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜３７の上に遮蔽膜３８を形成する工程と、遮蔽膜３８の上に第２絶縁膜３９と非晶質半導体膜４０とを順に形成する工程と、非晶質半導体膜４０にエネルギービームを照射し、少なくとも薄膜トランジスタのチャネルとなる部分の非晶質半導体膜４０を溶融して多結晶半導体膜４１にする工程と、上記チャネルの上の多結晶半導体膜４１上にゲート絶縁膜４３ａとゲート電極４４ａとを順に形成する工程と、ゲート電極４４ａの横の多結晶半導体膜４１にソース／ドレイン領域４１ａを形成し、該ソース／ドレイン領域４１ａ、ゲート絶縁膜４３ａ、及びゲート電極４４ａでTFT６０を構成する工程と、を有する半導体装置の製造方法による。 （もっと読む）

【課題】 シリコン基板の主面上に形成された非常に軽微なダメージのプラズマダメージ層であっても検出することのできる技術を提供する。
【解決手段】 シリコン基板上に例えば酸化シリコン膜からなる層間絶縁膜を形成し（ステップＳ１、Ｓ２）、この層間絶縁膜にコンタクトホールを形成するためプラズマエッチングする（ステップＳ３）。このプラズマエッチングはシリコン基板が露出するまで行われるため、シリコン基板の主面上にはプラズマダメージ層が形成される。このシリコン基板を酸化し（ステップＳ４）、シリコン基板上に形成された酸化膜の膜厚を測定（ステップＳ５）することで、プラズマダメージ層の検出、評価を行う。 （もっと読む）

【課題】
酸化シリコンより誘電率の高い高誘電率絶縁膜を有する半導体装置を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）シリコン基板の活性領域表面にＳｉＯまたはＳｉＯＮの界面層を形成し、（ｂ）界面層上方に酸化シリコンより高い誘電率を有するＨｆＳｉＯＮ等の高誘電率のゲート絶縁膜を形成し、（ｃ）ゲート絶縁膜上方にポリシリコンのゲート電極を形成し、（ｄ）高誘電率のゲート絶縁膜形成前後の少なくとも一方で、基板表面をパッシヴェーション処理し、（ｅ）少なくともゲート電極、高誘電率のゲート絶縁膜をパターニングして絶縁ゲート電極構造を形成し、（ｆ）絶縁ゲート電極構造両側の活性領域にソース／ドレイン領域を形成する。 （もっと読む）

【課題】溶融金属充填法における歩留まりや品質の向上を目的として、溶融金属の表面の金属酸化物が基板に付着することを防止する。
【解決手段】内部を減圧する減圧手段１４ａ，１４ｂおよび内部を加圧する加圧手段１５ａ，１５ｂを備えたチャンバー１１と、このチャンバー１１内にて金属を加熱溶融することのできる金属溶融装置１６とを備え、基板２に形成された微細孔へ金属を充填する金属充填装置１０Ａにおいて、前記金属溶融装置１６に、加熱溶融された金属６の表面７を清浄に保つ金属表面浄化機構２０を設ける。 （もっと読む）

【課題】 本発明は、絶縁膜の信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】 外界と隔離された第１の処理室内において、隣り合う凸部の間に形成された凹部１３０を第３の絶縁膜１６０で埋め込むステップと、第１の処理室内において、第３の絶縁膜１６０に対して改質処理を行った後、第１の処理室から半導体基板１０を外界に搬出するステップと、第２の処理室内において、、第３の絶縁膜１６０に対して熱アニール処理を行うステップとを備えることを特徴とする。 （もっと読む）

【課題】 絶縁膜層に空隙を設けずにトランジスタ間あるいは配線間の分離のための絶縁膜層の低誘電率化を行う。
【解決手段】 ゲート絶縁膜（シリコン酸化膜）５以外の素子分離領域４、層間絶縁膜１０及び保護絶縁膜８、９の少なくとも一部をフッ化炭素(CFx、0.3<ｘ<0.6)又は炭化水素(CHy、0.8<y<1.2)で形成する。 （もっと読む）

【課題】局部接続を含む半導体集積回路及び局部接続を含む半導体集積回路の製造方法を提供する。
【解決手段】フィールド絶縁領域６４及び活性エリア領域６２が、半導体基板１２上に形成される。トレンチが、フィールド絶縁材料６６内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。フィールド絶縁材料６６はＬＯＣＯＳ酸化膜を有するように形成される。 （もっと読む）